Ubuntu Weekly Topics 2020年4月17日号“linux-riscv” フレーバーとriscv用バイナリ、WSLにおける20.04 “linux-riscv” フレーバーとriscv用バイナリ focalのリリースまで約10日というタイミングで、非常に興味深いカーネルメタパッケージがコミットされました。 「linux-riscv」と名付けられたこの新しいパッケージは、riscv64アーキテクチャ向けにビルドされており[1]、64bit RISC-Vサポートを示唆する特徴に満ちています。また、focalのトップページには『Architectures and builds for Focal』として「riscv64 (unofficial) 」がリストされており、現時点では明確なアナウンスはないものの、「riscv64アーキテクチャのUbuntu」が何らかの形で用意され
This is chapter 7 of a multi-part series on writing a RISC-V OS in Rust. Table of Contents → Chapter 6 → (Chapter 7) → Chapter 8 23 January 2020: Patreon only 29 January 2020: Public Video https://www.youtube.com/watch?v=6GW_jgkdGPw Overview System calls are a way for unprivileged, user applications to request services from the kernel. In the RISC-V architecture, we invoke the call using the ecall
GitHub - o8vm/octox: Unix-like OS in Rust inspired by xv6-riscv
You signed in with another tab or window. Reload to refresh your session. You signed out in another tab or window. Reload to refresh your session. You switched accounts on another tab or window. Reload to refresh your session. Dismiss alert
You signed in with another tab or window. Reload to refresh your session. You signed out in another tab or window. Reload to refresh your session. You switched accounts on another tab or window. Reload to refresh your session.
第752回ではStarFiveのRISC-Vボードである「VisionFive 2」について紹介し、初期ファームウェアのアップグレード方法と、StarFiveが提供するDebianイメージをインストールする方法を紹介しました。今回はこれをUbuntu化してみましょう。 VisionFive 2のカーネルサポート状況 UbuntuはまだVisionFive 2をサポートしていません。これは主にカーネル側の対応をどうするか見極めているという状況です。たとえばVisionFive 2向けのカーネルのパッチやDTB等がすでにLinuxカーネルの新しいバージョンのリポジトリに取り込まれているようなら、修正内容にもよるものの、Ubuntuでそれを採用するのはそこまで難しい話ではありません。また、開発中のブランチで取り込まれているものを暫定的に取り込むということもあります。 ただし、3月頭時点では、Ub
はじめに 目標 参考図書 リポジトリ 作業 最初に使用する命令の選定 アセンブリコードの変更 命令のエンコーダー 命令のデコード 命令の実行 その他 実行結果 今後の課題 はじめに RISCVエミュレータを作り始めました。このエントリーはそのメモです。 個人的なメモなので、読者の方の事はまだあまり考えていません。 ある程度めどがたったらもうちょっと読みやすいエントリーを書きます。 目標 最終的にはC/C++でRISC-Vのエミュレータを作る。 そのためのたたき台として、PC上で動作するごく簡単なエミュレータを作る。 （完全な車輪の再発明ですが、個人の趣味ですので。） 参考図書 動かしてわかるCPUの作り方１０講 RISC-V Reader/ 日本語訳「RISC-V原典」 自作エミュレータで学ぶx86アーキテクチャ リポジトリ https://github.com/moizumi99/m99
GitHub - mrLSD/riscv-fs: F# RISC-V Instruction Set formal specification
RISC-V formal ISA Specification Copyright © Evgeny Ukhanov This is a formal (and executable) specification for the RISC-V ISA (Instruction Set Architecture), written in F# purely functional style. We deliberately choose an "extremely elementary" implementation of F# to make it readable and usable by wide audience who do not know F# and who do not plan to learn F#. This is a work-in-progress, one o
2020年1月から、趣味エンジニアリング活動として自作CPUと自作OSをやっていく。 今回は、自作CPUのパフォーマンスベンチマークとして利用するつもりの riscv-tests の挙動を追ってみる。 関心があるのは、命令セットやOSの機能をどこまで用意してあげればベンチマークが実行できるのかという点。とりわけ、以下の観点をチェックしていく。 ISA (命令セット) RV64F (単精度浮動小数点演算), RV64D (倍精度浮動小数点演算) を利用しているベンチマークはあるか。あるとしたらどれか。 RV64V (ベクトル演算) を利用しているベンチマークはあるか。あるとしたらどれか。 RV64A (アトミック命令) を利用しているベンチマークはあるか。あるとしたらどれか。 OS機能 ヒープ領域は必要か（スタック領域のみで十分か）。 スレッドをCPUコアに割り当てるスケジューラは必要か。
This is chapter 10 of a multi-part series on writing a RISC-V OS in Rust. Table of Contents → Chapter 9 → (Chapter 10) → Chapter 11 4 May 2020: Patreon only 11 May 2020: Public Video & Reference Material I have taught operating systems at my university, so I will link my notes from that course here regarding the virt I/O protocol. This protocol has changed over the years, but the one that QEMU imp
Hi, I'm the original author of lld and am currently developing the mold linker. I think I have an idea to improve the control flow integrity mechanism proposed by this extension, so let me explain it below. Problem With this extension, the compiler is required to emit a lpad instruction at the beginning of a function if the function's address might be taken. This means the compiler has to emit a l
GitHub - tyfkda/xcc: Toy C compiler for x86-64/aarch64/riscv64/wasm
You signed in with another tab or window. Reload to refresh your session. You signed out in another tab or window. Reload to refresh your session. You switched accounts on another tab or window. Reload to refresh your session. Dismiss alert
Wild! Linux running on RISC-V emulated in Scratch #RISCV #Linux #Scratch
October 25, 2023 AT 9:30 am Wild! Linux running on RISC-V emulated in Scratch #RISCV #Linux #Scratch In Scratch Projects, bilman66 posts using Scratch as a RISC-V emulator running the Linux 6.1.14 kernel: A real build of the Linux 6.1.14 kernel running in pure scratch code! This is done by running the Linux kernel on a RISC-V (rv32ima) emulator I wrote in Scratch, based off of Cnlohr’s mini-rv32im
第5章：RISC-V ハイパーバイザー拡張, Version 0.6.1 — riscv-hv-japanese ドキュメント
第5章：RISC-V ハイパーバイザー拡張, Version 0.6.1¶ The RISC-V Instruction Set Manual Volume II: Privileged Architecture November 6, 2020 の第5章「ハイパーバイザー拡張」を日本語化したものです。
RISC-V "V" ベクトル拡張 — riscv-v-spec-japanese ドキュメント
» RISC-V "V" ベクトル拡張 View page source RISC-V "V" ベクトル拡張¶ Contents: v1.0-rc1からの変更点 現在まで変更なし。 イントロダクション 実装により定義される定数パラメータ ベクトル拡張のプログラミングモデル ベクトルレジスタ mstatus 内のベクトルコンテキストステータス ベクトル型レジスタ vtype ベクトル長レジスタ vl ベクトルバイト長 vlenb ベクトルスタートインデックスCSR vstart ベクトル固定小数点丸めモードレジスタ vxrm ベクトル固定小数点飽和フラグ vxsat Vector 制御・ステータスレジスタ vcsr リセット時のベクトル拡張の状態 ベクトルレジスタ状態へのベクトル要素のマッピング LMUL = 1 時のマッピング LMUL < 1の場合のマッピング LMUL > 1 のマッピ
この記事は自作OS Advent Calendar 2020 - Adventarの14日目の記事です。 概要 xv6とは ページング カーネル空間のメモリレイアウト ユーザー空間のメモリレイアウト ユーザー空間のメモリ割り当ての流れ ユーザー空間のメモリ解放の流れ 最後に 概要 YouTubeに公開されているMITのOSの講義を(勝手に)受けていて、xv6のメモリ管理について理解した(つもりになった)ので自分なりにまとめておく。具体的にはページング、メモリレイアウト、ユーザー空間のメモリ 割り当て/回収 の流れについてまとめる。 まとめるにあたって講義テキスト*1やThe RISC-V Reader*2を参考にした。 xv6とは xv6とはMITのOSの講義で使われている教育用のOSで、UNIX V6をベースにしている。2018年まではx86_64向けしかなかったが、2019年にRISC
advanced-computer-organization/aco-shioya-appendix-riscv-zicond.pdf at master · shioyadan/advanced-computer-organization
You signed in with another tab or window. Reload to refresh your session. You signed out in another tab or window. Reload to refresh your session. You switched accounts on another tab or window. Reload to refresh your session. Dismiss alert
GitHub - riscv-collab/riscv-gnu-toolchain: GNU toolchain for RISC-V, including GCC
You signed in with another tab or window. Reload to refresh your session. You signed out in another tab or window. Reload to refresh your session. You switched accounts on another tab or window. Reload to refresh your session. Dismiss alert
Xv6-RISCVを試してみた
以前MITのOS教材として使われているというxv6というOSを動かしてみた。 これは普段使っているパソコンのCPU（Intel x86）がターゲットとなっていて動かして試せるので、非常にモチベがあがる。 しかししばらく前からMITはオープンソースなCPUのRISCVをターゲットとした別のリポジトリxv6-riscvに移行してしまい、x86版のリポジトリはほぼ更新されない状態になってしまった。 RISCV版を動かすための開発・動作環境をどう用意するのか難しくないかと移行をためらっていたが、ようやく腰を上げて試してみた。 動作環境：macOS Catalina qemubrew install qemu で入るのかな？ すでにインストール済みだった： $ which qemu-system-riscv64 /usr/local/bin/qemu-system-riscv64 $ qemu-sy
SCR1の解析 - ecall命令の処理とriscv-testsの終了条件の確認 - ハードウェアの気になるあれこれ
昨日の記事の結びで以下のように書いた。 ということはecall命令がうまく処理されていないことになるが、そもそもecall命令って何？？な状態なので次回はecall命令の中身を把握するところからやっていきたい。 www.tech-diningyo.info ということでecall命令の確認を行い、その後にaddi.Sがどのように最終アドレスである0xf4に辿り着くのかを確認していく。 ecall命令 addi.Sのテストの終わり方 addi.Sにおけるecall発行後の動作 dumpファイルを使ってアドレスも確認 ecall命令 callとつくくらいなので、サブルーチンへのジャンプ的な動作だとは思っているのだけど、改めて確認しておこう。 ecall命令の説明はISAの3.2に説明が記載されている。 The ECALL instruction is used to make a reques
Yocto Project CROPSでmeta-riscvをビルドしてみる - みつきんのメモ
はじめに "Yocto Project CROPSを使ってみる"を拝見して、、、 Fedoraのpodmanでもできました。https://t.co/YGURc1j6hz— nb.o (@Nextremer_nb_o) February 9, 2022 私の記事を参考にして、meta-riscvをビルドしようとしたけどうまくいかないらしかったので試してみる。 大まかな流れ。 Quick Startの手順をなぞる。 repoの設定(省略) ワークスペースの作成 setup.shの実行 bitbake実行 CROPSは3の手順から使用する。 ワークスペースの作成 mkdir riscv-yocto && cd riscv-yocto repo init -u git://github.com/riscv/meta-riscv -b master -m tools/manifests/riscv
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Google の RISCV-DVのソースコードを眺めてみました。 github.com あたしは、Design 眺めるより、Verification 眺める方が好きなので。。。 こちら。test ディレクトリにある。 パッケージ ( riscv_instr_test_pkg.sv ) は、こちら。 package riscv_instr_test_pkg; import uvm_pkg::*; import riscv_instr_pkg::*; `include "riscv_instr_base_test.sv" `include "riscv_instr_test_lib.sv" `include "riscv_instr_cov_test
Version 0.8 コントリビュータ: Alon Amid, Krste Asanovic, Allen Baum, Alex Bradbury, Tony Brewer, Chris Celio, Aliaksei Chapyzhenka, Silviu Chiricescu, Ken Dockser, Bob Dreyer, Roger Espasa, Sean Halle, John Hauser, David Horner, Bruce Hoult, Bill Huffman, Constantine Korikov, Ben Korpan, Robin Kruppe, Yunsup Lee, Guy Lemieux, Filip Moc, Rich Newell, Albert Ou, David Patterson, Colin Schmidt, Alex Solomatn
)
RISC-Vにおけるprivilege modeの遷移(xv6-riscvを例にして) - 私のひらめき日記
はじめに xv6-riscvは、本ブログでも何度か記事にしたことのあるMITの教育用のOSであるxv6(x86 version)のRISC-V versionである(2019/9/11に登場したっぽい)。x86(32bit)のとは違い、RV64(64bit)のOSである。 本記事では、RISC-Vのprivilegeとmode遷移について、xv6-riscvを例にして解説していきたい。x86の仕組みと結構違う1ので触れる価値があると思った。なお、本記事はxv6のx86 versionについては知らなくても問題ないようにしているが、もしそちらの方に興味のある方はこちらにまとめてあるので参考にしてほしい。 Reference [1] https://github.com/mit-pdos/xv6-riscvhttps://github.com/mit-pdos/xv6-riscv/tree/r
自作RISC-Vコアの検証を強化するために、ランダムテストケースの適用を始めた。 RISC-Vにおけるランダムテストケースはriscv-tortureがオープンソースで使用可能だ。開発が終了してから時間がかなり立っているが、さてどうだろう。 github.com とりあえず適用してみる。実行にはScalaが必要だ。整数命令に限定して命令を生成してみた。 // random assembly code generated by RISC-V torture test generator // nseqs = 200 // memsize = 1024 #include "riscv_test.h" RVTEST_RV64U /* ... 省略 ..*/ pseg_0: la x19, test_memory+1341 la x24, test_memory-917 la x10, test_
RISC-Vのランダムテストriscv-tortureを試す (2. メンテナンスによるアップデート) - FPGA開発日記
riscv-torture(ランダムテストパタン)はしばらくメンテナンスされていなかったのだが、最近アップデートされて一応makeが通るようになった。 自作CPUのランダムテストパタンとして使用することにする。 github.com RISC-V TortureのConfiguration Tortureの生成パタンの構成を変えたいときは、config/*.configを変更するとよいらしい。 config/default.config torture.generator.nseqs 200 torture.generator.memsize 1024 torture.generator.fprnd 0 torture.generator.amo true torture.generator.mul true torture.generator.divider true torture.g
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
2020年4月17日号 “linux-riscv” フレーバーとriscv用バイナリ、WSLにおける20.04 | gihyo.jp
System Calls: RISCV OS in Rust
GitHub - mit-pdos/xv6-riscv: Xv6 for RISC-V
第753回 VisionFive 2でriscv64なUbuntuを動かす | gihyo.jp
RISCVエミュレータを作り始めた - Moiz's journal
自作CPU & 自作OSをやっていく (3) - riscv/riscv-tests の挙動を追う
Filesystems: RISCV OS in Rust
Linker relaxation · Issue #157 · riscv/riscv-cfi
xv6-riscv のメモリ管理方法 - daikimiuraの日記
Google の RISCV-DV - Vengineerの妄想(準備期間)
1. イントロダクション — riscv-v-spec-japanese ドキュメント
自作RISC-V CPU開発におけるriscv-tortureの適用 - FPGA開発日記