エントリーの編集
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
TD4をSFLで書いてみた。 - eggmanの日記
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
TD4をSFLで書いてみた。 - eggmanの日記
「CPUの創りかた」のTD4を、SFL(Wikipedia)で記述してみた。 組み込まれたエンジニア やデザインウェー... 「CPUの創りかた」のTD4を、SFL(Wikipedia)で記述してみた。 組み込まれたエンジニア やデザインウェーブのPDP-11互換CPUを作る連載(pdf)を読んでると、SFLを勉強したくなるですよ。 良かったところ cygwinを使った実行環境をhttp://www.ip-arch.jp/からダウンロードすれば、すぐにSFLを試せる。サンプルもたくさんついてくる。 verilogと比べて、クロックとリセット書かなくていいので、記述量が少なくなって楽です。 verilogとの違いが気になる。 左項に連結やビット指定が使えない。 verilogみたく、don't care を掛けない。 verilogのコードをベースにしたので、SFLっぽくないです。 コードがSFL準拠でない。sfl2vlでしか試していない。正式なSFLだとmoduleの中で+とか使えないはず。 LEDちかちか と