エントリーの編集
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
TSMC、3D積層による新しいシステム・オン・ウェハー・プロセスを発表 | XenoSpectrum
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
TSMC、3D積層による新しいシステム・オン・ウェハー・プロセスを発表 | XenoSpectrum
TSMCは北米技術シンポジウムで、同社の今後の半導体技術とチップパッケージング技術の両方の取り組みに... TSMCは北米技術シンポジウムで、同社の今後の半導体技術とチップパッケージング技術の両方の取り組みについて詳述している。 TSMCがリリースする予定の、BSPDNを採用するA16製造ノードについてはすでに取り上げた。同社はまた、System-on-Wafer(SoW)と名付けられた、300mmウェハーサイズのチップの上に直接ロジックとメモリーを3D積層できる、さらに野心的な技術も発表している。 TSMCによると、SoWの初期バージョンは、同社のInFO(Integrated Fan-Out)-SoW設計を用いたロジック専用ウェハーで、すでに生産が開始されている。今のところ、これを用いてウェハースケールのプロセッサー設計を開発したのはCerebras社とTesla社のみだ。これは、性能と電力効率は素晴らしいものの、ウェハースケールのプロセッサーは開発と製造が極めて複雑だからだ。 (Credi