エントリーの編集
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
3次元構造がロジック・NANDに続きDRAMにも、製造に求められる精密さと速度の両立
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
3次元構造がロジック・NANDに続きDRAMにも、製造に求められる精密さと速度の両立
半導体製造は今、「デバイス構造の3次元化」という共通課題に直面している。先端品がそろって垂直方向の... 半導体製造は今、「デバイス構造の3次元化」という共通課題に直面している。先端品がそろって垂直方向の面積利用に集積化の活路を見出したからだ。複雑な3次元構造を、いかに欠陥なく、高精度に、速く製造できるか。製造装置メーカーへの要求は難解を極める(図1)。 次世代半導体に共通するのは垂直方向の面積を活用する3次元化だ。ロジック半導体はトランジスタ構造の3次元化を深化。DRAMは垂直方向にビットを格納する3D DRAMに向かう。NANDフラッシュメモリーは既に3次元化が進行中だが、400層以上の多層化や、CMOS周辺回路の配置変更などで「より横幅を狭く、縦幅を大きく」する手段を模索する。なお、図中の必要技術は例。図のCuAはCMOS under Arrayの略で、メモリーセルアレーの下部にCMOS周辺回路を積層して密度向上につなげる技術。CoAはCMOS over Arrayの略で、メモリーセルア