Introduction - The Rust on ESP Book
Introduction The goal of this book is to provide a comprehensive guide on using the Rust Programming Language with Espressif devices. Rust support for these devices is still a work in progress, and progress is being made rapidly. Because of this, parts of this documentation may be out of date or change dramatically between readings. For tools and libraries relating to Rust on ESP, please see the e
LiteXではじめる自作SoC(1)
LiteX ではじめる自作SoC 最近は、RISC-V の誕生により、CPUコアは個人の趣味で作るのが難しくない時代になってきた。 さて、コンピュータというのは、CPUコアだけで動くものではなく、周辺のストレージ、ネットワーク、DRAM、USB、その他入出力装置が揃ってはじめて動くものだ。 CPUコアが個人で自由に作れるようになったら、その次のステップとして、周辺装置も含めた物体、つまり、SoC(System On Chip)を自分で作れるようになりたいと思うのは自然なことだろう。 LiteX は、そういうSoCを自分で作ってみたいという人向けのツール、RTLなどが集まったプロジェクトだ。 公式のWikiによると、 LiteX is a Python "front-end" that generates Verilog netlists, and drives proprietary bu
64ビットRISC-Vチップを搭載したLinuxボード「Nezha」｜fabcross
64ビットRISC-Vチップを搭載したLinuxボード「Nezha」がIndiegogoに登場し、出資を募っている。Allwinnerが開発したシングルコアRISC-Vチップ「D1（1GHz、XuanTie C906)」を搭載しており、Allwinner Online認定のキャンペーンだとしている。 Nezhaは、注目が高まっているオープンな命令セットアーキテクチャ（ISA）RISC-Vベースの開発ボード。Tina／Debianをサポートしており、Debianをプリインストールしたmicro SD（16GB）と各種ケーブル込みの「ベーシックキット」が99ドル（約1万800円）で入手できる。 85×56mmのボードにはD1のほか、512MB DDR3×2、256MBのNANDフラッシュ、MicroSDカードスロット、デバッグポート、USB2.0 Host、USB Type-C（USB2.0
RISC-V ソフトコア VexRiscv の始め方（その1） • IoT ソフトウェア設計のファームロジックス [相模原]
How an FPGA beginner (or me) start evaluation of VexRiscv. 前々回の宿題で、nextpnr を動かした後は picorv32 の詳細を勉強しようと思ってましたが、ちょっと方針を変更して、VexRiscv をいじってみようと思います。その理由としては、 VexRiscv ではキャッシュコントローラが提供されていること（RAM をあまり持たない FPGA、SPI フラッシュメモリを持っている TinyFPGA BX では、命令キャッシュの有り無しでは性能に大きな差が出そうなこと） 5段パイプラインで設計されており、パイプラインハザードに対する bypass 処理も可能なこと picorv32 よりも f_MAX が高そうなこと（これは評価途中で分かります） Zephyr OS が対応しているらしいこと などがあります。 FPGA と R
RISC-Vプロセッサは、Intel、ARM、AMDと競合する可能性があるか?
Slashdotより。 「約束どおり、SiFiveはRISC-Vアーキテクチャをベースにした同社のSiFive FU740プロセッサを搭載した新しいコンピュータを発表しました。」とLiliputingは報告します。 数年前からRISC-Vチップを製造している同社は、新しいSiFive HiFive Unmatchedコンピュータを、RISC-Vでの作業に関心のある専門的な開発ボードとして位置付けています。しかし、同社の他のHiFiveボードとは異なり、新しいUnmatchedモデルは、標準的なPCに簡単に統合できるように設計されています... SiFiveによると、システムはYocto、Debian、FedoraなどのGNU/Linuxディストリビューションをサポートできると言います。 「SiFiveは、開発者がすぐに利用できる既製の部品を使用してRISC-Vベースのシステムを構築できるよ
RISC-V "V" ベクトル拡張 — riscv-v-spec-japanese ドキュメント
» RISC-V "V" ベクトル拡張 View page source RISC-V "V" ベクトル拡張¶ Contents: v1.0-rc1からの変更点 現在まで変更なし。 イントロダクション 実装により定義される定数パラメータ ベクトル拡張のプログラミングモデル ベクトルレジスタ mstatus 内のベクトルコンテキストステータス ベクトル型レジスタ vtype ベクトル長レジスタ vl ベクトルバイト長 vlenb ベクトルスタートインデックスCSR vstart ベクトル固定小数点丸めモードレジスタ vxrm ベクトル固定小数点飽和フラグ vxsat Vector 制御・ステータスレジスタ vcsr リセット時のベクトル拡張の状態 ベクトルレジスタ状態へのベクトル要素のマッピング LMUL = 1 時のマッピング LMUL < 1の場合のマッピング LMUL > 1 のマッピ
APSで連載しているRISC-V入門全8回がすべて公開されました - FPGA開発日記
今年の初めくらいからAPSさんにRISC-Vの記事を寄稿していたのですが、全8回分が今回すべて公開されました。 www.aps-web.jp APSさんでの連載はこれにて終了になります。 今年の2月から1か月に1本ずつ、合計8回分投稿させていただきました。 もともと入門者向けということであまりハードウェアの細かいところには触れず、使い方の部分に軽く触れるように説明しました。 あまり詳細なところには触れることはできませんでしたが、RISC-Vを始めたい人のイントロダクションにできればと思います。 www.aps-web.jp www.aps-web.jp www.aps-web.jp www.aps-web.jp www.aps-web.jp www.aps-web.jp www.aps-web.jp www.aps-web.jp
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
Analyze PicoRV32 - HackMD
iCE40-HX8K（FPGA）でRISC-Vシステムを動かしてみた
GitHub - shibatchii/RISC-V: RISC-V documentation transrate to Japanese.