半導体業界の最上流の会社として、ARMの提携先は競争相手よりも断然多くなっている。ARMは1990年に設立されてから1000社以上もの提携先を抱えるようになり、これらの提携先はARMが設立されてから25年で750億個以上ものARMアーキテクチャにもとづくチップを製造した。これは1000社がARMのために奉仕しているのに等しい。これは大変輝かしい業績といえるだろう。なお、それらのARMに”奉仕”している会社の中には、クアルコム（Qualcomm）やメディアテック（MediaTek）、サムスン（SAMSUNG）等半導体メーカーの巨頭も含まれているのだ。そしてもちろん、あのAppleもチップの面ではARM陣営の1つだ。昨日の記事に書いたとおりでもある。

基調講演では簡単に性能面が(Cortex-A7と比較する形で)示された「Cortex-A35」だが、もう少し細かい話をご紹介したいと思う。 まず製品セグメントから。Photo01が各々の製品分け、という形になる。 実を言えばこの図は厳密にはCortex-A9とCortex-A53の間にARMv7-A(*)としてCortex-A12が入った形になる"はずだった"。ところがCortex-A12は発表こそされたものの、あまりニーズが無いということで、2014年10月にCortex-A17に統合される形になってしまい、この結果ARMv7-A(*)と書いた、32bitを超えるLPA(Large Physical Addressing)を利用できるHigh Efficency向けのARM v7-aベースのコアがなくなってしまった。実際に製品動向を見ると、Cortex-A15の動作周波数を落として使う、

NFLとARM TechCon 2015年11月10日～12日の3日間、カリフォルニア州のサンタクララコンベンションセンターで「ARM TechCon 2015」が開催された（Photo01）。開催規模はおおむね前回と変わらず、コンベンションセンターの1Fほぼ全部と2階の一部を使って行われた。 さて本題に入る前にちょっとグチを。昨今のシリコンバレーの家賃高騰ぶりは半端ないのだが、これもあってサンフランシスコ中心部はまともなホテルだと一泊400USD以上。数年前は一泊50USD程度だったモーテルですら今では一泊200USDとありえない金額になっている。幸いシリコンバレーといってもサンタクララのあたりはそこまで跳ね上がっておらず、なので筆者はそこからもう少し北東にあるフリーモントあたりに宿を取るのが常だった。このあたりだとおととしあたりまでは一泊100USD未満で泊まれたからだ。 この図式が崩

(前編はコチラ) (中編はコチラ) チップの物理設計 チップは28nmプロセスで製造され、25.2mm×25.38mmと巨大である。電源電圧0.9Vで、クロックは2GHz、消費電力は120Wとなっている。パッケージはおおよそ3000ピンのFCBGAである。 Marsチップは、中央に4列2段にパネルが配置され、4辺に2個ずつのMIUが配置され、ここからCMCチップに接続される。そして、I/Oを接続するIOU(PCIe3.0 x16相当)が上辺の左側と下辺の右側に配置されている。 チップのレイアウト図にはMarsチップ間を接続するリンクらしきものは無いので、このチップでは、マルチソケットのシステム構成はサポートされていないのではないかと思われる。 28nmプロセスで製造され、チップサイズは25.2mm×25.38mm。クロックは2GHzで、消費電力は120W。パッケージはおおよそ3000ピンの

(前編はコチラ) Xiaomiコアのフロントエンド Xiaomiコアのフロントエンドは、32KBのL1命令キャッシュを持ち、分岐予測は2048エントリのBTB(Branch Target Buffer)とTAGE(TAgged GEometric history length)分岐予測を用いている。また、512エントリの間接分岐予測器と、48エントリのリターンスタックを持っている。 そして、Loop Detectというブロックを持ち、ループの全命令が命令バッファに収まっている場合は命令キャッシュ側から命令を読まなくて済むようになっている。この機構は、少し前のIntelのCoreプロセサでも採用されていたことがある。 多種の分岐予測機構を持ち、Loop Detectを行うなど、Xiaomiコアは、かなり高級なメカニズムを実装している。 Xiaomiコアのフロントエンド。分岐予測は2048エン

今年のHot Chips 27でもっとも意外感のあった発表は、中国のPhytium Technologyという会社の「Mars」と呼ぶ64コアのARMv8プロセサの発表であった。発表を行ったのは同社の研究部長のCharles Zhang氏であるが、米国のビザが得られなかったため会場には来られず、スライドと電話での発表となった。 Phytiumは2012年に創立された会社で、広州と天津にオフィスを持つ。同社のWebサイトでは高性能サーバ向けのマイクロプロセサやアクセラレータ、リファレンスボードなどのテクノロジを供給すると書かれている。しかし、具体的にどのような開発をやっているのかはまったく情報が無く、今回のHot Chipsが初めての発表である。 同社はハイエンドのMarsと呼ぶプロセサとクラスタ型サーバ用の「Earth」というプロセサの開発を行っているが、今回の発表はMarsに関するもので

2020年度から本格稼働する400ペタフロップス前後のスーパーコンピュータ、いわゆる“ポスト京”には、英ARM社のARM64アーキテクチャに基づいた富士通製プロセッサが搭載されることが決まった。スパコン情勢に詳しい大学関係者が明らかにした。

ARMから見た7nm CMOS時代のCPU設計（20）～まとめ：CPU設計の将来像：福田昭のデバイス通信（31）（1/3 ページ） シリーズ最終回となる今回は、これまでの内容をまとめてみよう。トランジスタの将来像から、消費電力と性能のバランスの取り方、微細化（スケーリング）の余地の拡大まで、ひと通り振り返る。 トランジスタ、配線、メモリの微細化が困難に ARMが7nm CMOS時代のCPU設計を解説した講演の紹介レポートも、今回が最終回になる。講演は最後のまとめに入った。まず、講演の途中で小さなまとめとして挿入した講演スライド5枚を、再掲した。 初めの講演スライドでは、IEDMの発表が次々世代以降のCPU開発でトランジスタ選択を決める重要な指針であることを示すとともに、物理設計の基本となるスタンダードセルのレイアウトとデバイス寸法の関係を説明した。 次のスライドでは主に、論理設計と物理設計

英ARMはCOMPUTEX TAIPEI 2015開催前日の6月1日に台北にて記者説明会を行い、Cordio IPとCortex-Mに関する新IPを発表した(Photo01)。 さて、発表の一つ目はCordio IPに関するものだ。CordioはARMが提供するRF関連のIPである。 中核になるのは米Sunrise Micro Devicesが提供していた、Sub 1Vで動作するBluetooth IPである。Sunrise Micro Deviceはフロリダをベースとしていた会社で、ARMから出資を受けて作られた会社である。2014年3月まではStealth Modeで動いており、その後製品発表に合わせてStealth Modeから脱している。 同社はBluetooth 4対応のRADIO IPをTSMCの55nm LPプロセスで開発しており、動作電圧は0.95Vと低いことが特徴であった

ARMから見た7nm CMOS時代のCPU設計（15）～オンチップSRAMのスケーリング問題：福田昭のデバイス通信（26）（1/2 ページ） 今回は、SRAMの微細化について触れる。16/14nm世代までは微細化が順調に進んできたが、数多くの課題が存在する。周辺回路を縮小しにくいことが、その1つとして挙げられる。 CPUに不可欠なキャッシュメモリの内蔵 CPU設計ではロジック設計のほかに、メモリ設計が存在する。具体的には、キャッシュメモリやタグメモリなどのオンチップメモリ（内蔵メモリ）の設計である。CPUのオンチップメモリ技術には過去から現在までずっと、主にSRAM技術が使われてきた。SRAM技術はロジックとプロセスの互換性があり、なおかつ、きわめて高速にデータを読み書き可能であるからだ。 SRAMの微細化（スケーリング）は、最新世代である16/14nm世代までは、ほぼ順調に進んできた。I

ARMから見た7nm CMOS時代のCPU設計（14）～次々世代の異次元トランジスタ：福田昭のデバイス通信（25）（1/2 ページ） 今回は、トランジスタ密度をFinFETに比べて、より高められる素子の構造について触れる。代表的なものが、円筒状のチャンネルをウエハー表面と平行に配置する「ホリゾンタルナノワイヤ（HNW）」と、垂直に配置する「バーチカルナノワイヤ（VNW）」である。 円筒状チャンネルの周囲をゲートで取り囲む 前々回に述べたように、FinFET（フィンフェット）の時代はプレーナFETの時代に比べると、はるかに短いと予想されている。シリコン面積当たりのトランジスタ数（トランジスタ密度）を、FinFETに比べてより高められるデバイス構造が求められる。 その有力な候補が、円筒状のチャンネルの側壁をゲートで囲んだ構造のトランジスタである。「GAA（Gate All Around） FE

ARMから見た7nm CMOS時代のCPU設計（13）～高移動度FinFETの期待と現実：福田昭のデバイス通信（24）（1/2 ページ） FinFETの“延命策”として、チャンネルの材料をシリコンからゲルマニウム（Ge）やインジウム・ガリウム・ヒ素（InGaAs）などに変更する方法がある。だが、ARMの講演では、この“延命策”に悲観的だった。今回は、Ge FETなどが抱える問題と、その打開策について紹介する。 移動度の高さをコンタクト抵抗の増加が打ち消す 前回は、14nm世代から5nm世代にかけてトランジスタの仕様がどのように推移していくかを示した。それから、FinFET（フィンフェット）の延命策を説明した。 FinFETの延命策は、チャンネルの材料をシリコン（Si）から、キャリア移動度の高い別の材料に変更することだと、前回は述べた。ゲルマニウム（Ge）やインジウム・ガリウム・ヒ素（InG

レポート 遂に倍精度浮動小数点演算もサポート - ARMのMCU向けコア「Cortex-M7」はどうやって高性能化を実現したのか 先日、Cortex-A72の内部構造の詳細レポートをお届けしたが、そもそもこれは同社が4月22・23日にロンドンで開催したTech Dayで明らかにされたものである。そのTech DayではCortex-A72以外にも多くの情報が明らかにされたので、順次レポートしてゆきたい。まずは「Cortex-M7」に関してである。 Cortex-M7は昨年9月に発表されたハイエンドMCU向けコアであり、11月のARM TechConでもう少し詳細が明らかにされたが、今回はもう一段細かな話である。 まずPhoto01はIntroductionとして、Cortex-M系列全体としての話であるが、2014年までで108億個もの出荷個数を誇り、2014年だけで44億個、トータルでは

レポート Cortex-A15比で最大3.5倍の性能向上はどのように実現しているのか? - ARM、Cortex-A72の詳細を公開 ARMはロンドンにて4月23日(英国時間)、同社が今年2月に発表した「Cortex-A72」について、さらに詳細を発表したので、この内容をお届けしたい。 以前のレポートの中で、Cortex-A72が基本的にはCortex-A57と同じ構造であること、Cortex-A15比で最大3.5倍、Cortex-A57比でも最大1.8倍もの性能が出るとご紹介したが、その内容というか理由は明らかではなかった。今回はそうした詳細が明らかにされた形だ。 まずOverallの話で言えば、対Cortex-A15比では最大3.5倍高性能、あるいは同じ処理性能であれば75%の省電力という話が改めて紹介された(Photo01)。またTSMCの16nm FF+に対応したPOP IPが用意