●技術上の節目となる45nmプロセス Intelは45nmを前面に押し出し、また、45nmで「High-k材料」がリーク電流(Leakage)を低減したことを謳った。Intelの強みは、膨大な投資によって維持される先端プロセス開発だが、それを、CPUの発表会でここまで強調することは珍しい。従来は、プロセス技術の先進性を謳っても、ほとんどはマーケティング的な“飾り”であって、プロセス技術自体にポイントはなかった。 しかし、今回は、違った。明らかにIntelはプロセス技術の方を強調しようとしており、CPUはその結果という雰囲気だった。その背景には、Intel自身が、45nmプロセスが大きな飛躍で、節目にあると意識していることにある。Intelはそれだけ45nmに自信を持っている。 その理由は明瞭だ。45nmで、Intelはようやくトンネルから抜け始めるからだ。 130nm(0.13μm)プロセ
米Intelは3月2日、モバイルインターネットデバイス(MID)やネット対応低価格デバイス向け省電力プロセッサの新たなブランド名「Intel Atom」を発表した。またCPUやチップセットを含むMIDプラットフォームには「Intel Centrino Atom」ブランドを使用する。 Atomプロセッサは「Silverthorne」「Diamondville」というコードネームで呼ばれていたもの。小型・省電力デバイス向けに設計した新しいマイクロアーキテクチャを基盤とし、Core 2 Duoと互換性のある命令セットを使用。マルチスレッドにも対応する。45nm(ナノメートル)プロセスとhigh-k金属ゲート技術で製造され、サイズは25平方ミリ未満とIntelプロセッサの中では最小。熱設計枠(TDP)仕様は0.6~2.5ワットで、消費電力も同社最小という。これに対し、メインストリームのモバイルCo
2月13日午前6時追記 初投稿時、記事中でQ9300相当としている設定の動作クロック表記が2.33GHzとなっていましたが、上田新聞さんでご指摘頂いている通り正確には2.50GHzです。お詫びして訂正いたします。 現在登場している唯一のPenryn世代クアッドコアCPU『Core 2 Extreme QX9650』を使って、3月に発売されると言われている『Core 2 Quad Q9000 シリーズ』のパフォーマンスを予想しつつ、『Core 2 Quad Q6600』を比較してみました。 検証環境 今回の検証を行うにあたり、倍率可変CPU『Core 2 Extreme QX9650』とグラフィックスコア「GMA 3100」を内蔵するG33チップセット採用マザー『GA-G33-DS3R』を組み合わせたテスト環境と、G-0 Steppingの『Core 2 Quad Q6600』を用意しました
Core 2 Quad/Duo、Celeron Dual-Coreに関しては、2008年1月7日に米国のラスベガスで開催されるInternational CESにあわせて発表され、製品の出荷開始が1月20日(米国時間)という予定になっていた。ちょうど、1月7日にCESにおいてIntelのCEO、ポール・オッテリーニ社長による基調講演が行なわれるので、それにあわせてこれらの製品も発表されることになっていた。 しかし、その予定は大きく変更され、Core 2 Quadの3製品(Q9550、Q9450、Q9300)に関しては少なくとも1月20日という製品出荷の予定は無くなり、それが第1四半期の後半あたりにリスケジュールされたのだという。現時点では、1月7日に予定されている製品の発表がどうなるかは未定で、発表が取りやめになり改めて第1四半期の後半に発表される案と、製品出荷は先だがとりあえず発表だけさ
既にPreviewをお届けしたYorkfieldことCore 2 Extreme QX9650であるが、日本時間の11月12日に正式発表となった。そんなわけで、もう少し内部に踏み込んだ評価をしてみたいと思う。 5つの改良点とプロセスの変更 既存のConroe(Kentsfield)世代から45nmのPenryn世代に移るにあたり、Intelは5つのアーキテクチャの特徴の各々について、いくつかの改良を施したという話はこのあたりでも触れたが、改めて列挙すると、 (1) Intel Wide Dynamic Execution ・Fast Radix-16 Dividerの搭載(除算のスループットを倍にした) ・Faster OS Primitive Support(sti/rei命令とrdtsc命令の速度を2倍にした) ・Enhanced Intel Virtualizat
Author:Cele 細々といきますよ。なんかごじゃごじゃ書き過ぎて駄目ですね…。試行錯誤して、なんとか改善していきたいです。
8月20日(現地時間)発表 米Tileraは20日(現地時間)、64基のコアを内蔵したCPU「TILE64」を発表した。すでに一部の顧客に向け出荷済みで、1万個ロット時の価格は435ドル。 Tileraは、マサチューセッツ工科大学(MIT)のAnant Agarwal教授らの研究を商業化する目的で2004年に設立された会社。 今回発表されたTILE64は、L1およびL2キャッシュを内蔵した汎用プロセッサコアを64基内蔵。それぞれのコアは8×8の格子状に並べられており、各コアは「iMesh」(Intelligent Mesh)と呼ばれる通信スイッチを通して接続。これにより、コア間の通信におけるレイテンシを削減している。 動作周波数は600MHz~900MHzで、コアあたりの消費電力は170~300mW。各コアはそれぞれ独立してLinuxなどのOSを走らせたり、複数のコアをまとめてマルチスレッ
グラフだけでもとのデータがなくて申し訳ないんですが、 いまそのデータが手元にない。あとで追加しておきます。 まあ、これだとよくわからないんだけど、対数軸にしてみると、 グラフ中に書いてありますが、近似の直線によると、おおむね1.6年で2倍の性能になっているようです。 ちなみにムーアの法則は18〜24ヶ月で集積度が2倍になるというやつ。1.6年=19.2ヶ月ですから、おおむね 適合しているかな。おもしろいのは1970年付近で1になること。1970年ってのはなんかすべての始まりの 年なんですかね? まあいい加減なデータなのでアレなんですが、もし今後もこのペースで性能が向上するとすると、 図3によれば、2030年にはドライストーンのスコアが1兆ドライストーンになります。これはすごい。 グラフの最後のプロットの点が1千万ドライストーンですが、これはG5の2.0GHzです。つまり、 2030年のCP
「Intelも業界も、どちらも、もっと早くターンするべきだった」、「それについてはがっかりしている」 こう語るのはIntelのPatrick P. Gelsinger(パット・P・ゲルシンガー)CTO兼上級副社長(CTO & Senior Vice President)。同氏は、3年半前のISSCCのキーノートスピーチで、近い将来にCPUの消費電力が急増するため、プロセス技術、回路設計技術、CPUアーキテクチャなどさまざまなレベルでの取り組みが必要になると予言した。“もっと速くターンするべきだった”というのは、この問題に対するIntelと業界の対応についてのコメントだ。 Intel CPUについて言うと、この“ターン”が一番遅れているのはCPUアーキテクチャの開発だ。IntelやAMDなどCPUベンダーの多くは、中期的にCPUコアアーキテクチャを変革する必要がある。それは、CPU進化の方向
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く