新居良祐サポートページ - Verilog-HDL入門
Verilog-HDL 入門 私は，LSI に関する研究をしているため，回路をテキストで記述する（ネットリストを書く）ことがあります。これが，結構面倒くさい！！ ある時ふと「Verilog」で回路を設計してみようと思い，記述してみると Verilog で記述する方が“ん10倍”楽でした（← 専門の人からすると，当然だと思いますが…）。 今回，Verilog に関する自分用のメモとしてこのページに残すことにしました。ただし，私は Verilog-HDL の専門家ではないので，誤った記述が多々存在するかもしれません。その場合には，ぜひご一報ください。 （注：プログラムも表も，キャプションを全て“図”としています） メインメニュー Verilog-HDL とは Verilog シミュレータと波形表示ソフトのインストール いりなり Verilog を書いて，シミュレーションしてみる Verilog
DFT:Verilog-HDLのフリー環境
┌───────────────────┐ │Verilog-HDLのフリー環境 │ │2003/08/07:初版 │ │2005/07/28:Icarus Verilog入手情報更新 │ │ GtkWave使用法参照先変更 │ │2006/07/17:GtkWaveWindows版入手先変更 │ │2008/05/01:GtkWaveWindows版入手先変更 │ │ → & Vistaでも動作確認 │ └───────────────────┘ [▲HDL HOME▲] [Index] ●手頃なSimulatorが欲しい ●モチーフ回路を準備 ●Icarus Verilog ●Simulation実行 ●波形を表示したい ●GTKWave ●まとめ ●手頃なSimulatorが欲しい ・
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
