伝説のCPUアーキテクトJim Keller氏が示すAIの未来
私が所属する東京大学理学部情報科学科では三年の冬学期に CPU 実験という実験授業が開講されています。本稿ではその簡単な説明をした後、その実験の一環として約一ヶ月ほど取り組んだ「Linux が動作する RISC-V CPU を自作するプロジェクト」で何をしたか、またどのような成果を得たかについて紹介したいと思います。 本稿を読むその前に 弊学科では「XX 年度に教養学部から理学部情報科学科に進学してきた学生」を「XXer」と呼ぶ文化があります。本稿ではこの表現を断りなく用います1。また私は普段 Web が好きでもっぱら Web セキュリティに関することを追いかけているだけのしがない学部 3 年生なので (私についての情報は ここ に大体まとまっています)、こういう低いレイヤのことは未だによく分かっていません。あくまで素人の記事だとご理解いただけると嬉しいです。誤りの指摘や質問があれば、ここ
「RISC-V」という言葉が徐々にエンジニア界隈に普及し始め、技術界隈のニュースサイトだけでなく、一般的なニュースを扱うような新聞社の記事でも見かけるようになってきました。例えば以下のような記事です。 www.nikkei.com 半導体エンジニアではない人がこのような記事を書く場合、「設計IP」について正しい知識を持っておかないと、少しおかしなことになってしまいます。しかしこれは記事を書いている記者だけを責めることは出来ません。半導体設計業界はソフトウェア開発業界に比べて小さな業界で、プレーヤの数も少なく、ネット上にあまり情報も出てきません。時事ネタを速攻で記事に起こさないといけない新聞記者が「IPってなんだっけ？」「リスクファイブってなんぞや？」ということをいちいち厳密に調べてられない、ということも理解できます。 そこで、非エンジニア（というか非半導体産業の方）でも理解できるように、R
Apple SiliconのM1が速いと話題だ。単に速いというだけでなくRosetta 2を用いてx86_64バイナリをARMに変換して実行した時にIntel CPUで直接実行した時より速くなる場合があるというのだから驚きだ。その要因を考察するにつれ一つの仮説に思い至ったのでここに記しておく。 その要因とはRISCとCISCの違いだ。殴り書きなので詳細は省くが、CISCのほうがやってることが複雑で単純な実行速度という意味ではRISCに敵わない。特にRISCの固定長命令という特徴がカギを握る。 CISCの代表がIntelのx86である。しかし2000年ごろにはCISCはもう駄目だ的なことが声高に叫ばれていたが、気が付けばx86はそのまま栄華を極め2020年にまで至ってしまった。そこまで持ちこたえた理由の1つがRISCとCISCの境目がなくなる Pentium Proの逆襲に書かれているのだが
第3回: ローエンドにもRISC-Vが！ダイソーの完全ワイヤレスイヤホンを分解してみよう：ThousanDIYの「ガジェット分解ライフ」：エンジニアライフ
こんにちは。「100円ショップのガジェット」を中心に電子機器を色々と分解をしているThousanDIYです。 このコラムでは、ガジェットを分解する中での発見や感想をつらつらと書いていきます。 ※タイトルに誤解を生みそうな表現があったので修正しました。(2/2 14:00) Bluetooth接続で左右が独立した「TWS(True Wireless Stereo)イヤホン」、AppleやSonyという大手メーカーから数万円で販売されている高級品というイメージがあったのですが、2021年の春ころから日本国内ではTWSイヤホンの低価格化が一気に進みました。最近ではドラッグストアやコンビニエンスストア、ショッピングセンターにある雑貨店やディスカウントショップでも数千円の製品を普通に見かけるようになりました。 第3回は、そんな「低価格TWSイヤホン」の代表格である、ダイソーの1,100円「完全ワイヤ
RISC-Vが面白くなってきたぞ
(雑に書いている戯言であることを最初に断っておきます。あくまで個人の感想です。) 実は私は今までRISC-Vには懐疑的だったのですが、最近の状況を知って考えを改めました。 RISC-Vとは RISC-V（リスク ファイブ）とはオープンソースライセンスで提供されている命令セットアーキテクチャ (ISA)です。 研究にも使うことができるし、実際に多くの半導体メーカーがこの仕様に基づいたCPUを開発、出荷しています。 多くのオープンソースのOSやツールチェインもすでにRISC-Vに対応しています。 私が懐疑的だった理由 RISC-Vはオープンソースであるゆえ、自由に拡張することができます。そのため様々な派製品が登場しています。シンプルな組み込み用のマイクロコントローラからパソコン用、サーバ用、HPC用など広い分野に渡ります。 かつてRISCの考え方にもとづいて開発されたMIPSというCPUがあり
RustでOSを書いた
はじめに RISC-V CPU を FPGA 上に実装して、マイクロカーネル OS を Rust で書いて動かしてみました。 CPU について RISC-VとChiselで学ぶ はじめてのCPU自作 に沿って RISC-V の CPU を作り、機能をエンハンスしました。 乗除算命令、RVC命令、ビット拡張命令の一部を追加 7段パイプライン化 DRAM コントローラ 4KB命令キャッシュ、8KBデータキャッシュ 2ビット分岐予測 周辺コントローラ実装(SDC、UART、タイマー、割込コントローラ) Arty A7-35T という FPGA ボード上で動作させています。 スーパーバイザーモードは実装していないので、仮想メモリは使えません。みんなで仲良くメモリを共有します。 CPU の実装はこちらに置いてあります。書籍のサポートリポジトリの fpga 実装版を fork して機能追加しています。
2020年以降に爆発的に増えているRISC-Vコアの数。ただし、2025年までに600億個というSemico Researchが出した本資料の数字はさすがに無茶な推定だとは思う 米中貿易摩擦の結果、中国の半導体企業がRISC-Vに傾注 2016年後半あたりから、RISC-V FoundationのFoundation Memberは相次いでRISC-Vのコアの開発やRISC-V向けのソフトウェアなどの開発を手がけているが、先にRISC-Vに傾倒し始めたのは中国であった。 中国と米国は2015年頃から不協和音が出ていた。ただオバマ政権時はあまり強硬な手段を取らなかったこともあり、それほど大きな問題にはならなかった。しかし、2017年にトランプ政権に変わり、デカップリング政策を取ったことで急速に関係が悪化する。 BIS（米商務省産業安全保障局）は、特定技術を利用した製品の輸出や移転をする際に認
はじめに 環境の用意 ブートプログラムを作る 動かしてみる コンパイル QEMU上で起動 GDBで制御 最後に おまけ 執筆者 : 高橋 浩和 はじめに RISC-VはMIPSアーキテクチャの流れを汲む正統派？のRISC CPUです。命令セットはシンプルですが、既存のメジャーなCPUのアーキテクチャと大きな違いがあるわけではありません。 Linux上で利用できるRISC-Vツール群も揃ってきたので、それらを使ってRISC-V用の小さなOSを実装してみようと思います。 最初は欲張らずに単純な実装を目指すことにします。 シングルコアのみサポート 64bitモードを使用 マルチタスキングを実現 タイムシェアリングスケジューリングを実装 割り込みネストは無し 保護機能は使わない 既存のBIOSやbootプログラムは利用せず、リセットエントリから全て作成する qemuの仮想マシン上で動作させる。ター
最近x86とArmに続く第3の勢力として、RISC-V(リスクファイブ)の名前を聞くことが多くなった。RISC-Vの場合、x86とArmと異なるのはさまざまなベンダーがさまざまなコアを用意していることで、まだ現状はIPを販売しているレベルの企業の方が多いが、チップの提供を開始しているメーカーも出始めている。 イメージとしては、1980年代末～90年代のx86市場を考えれば良い。インテルとAMD以外にCyrix/IDT/TI/IBM/NexGenなど多数のメーカーが、独自の実装に基づくx86プロセッサーを市場投入していた時代に近い。 もちろんいろいろ異なる点もあるのだが、2010年代前半はプロセッサーといえばx86とArm、それにPowerPC/POWERといった程度がせいぜいだったのに、なぜ2010年代後半から急速にRISC-Vが盛り上がったのか、という一連の流れを数回に分けて説明しよう。
PC向けCPUの主流な命令セットアーキテクチャであるx86は、Intel 8086プロセッサに起源を持ち、46年の長きにわたって使われてきました。そんなx86は近い未来に滅んでしまうだろうと、技術系ブログのHackadayが主張しています。 Why X86 Needs To Die | Hackaday https://hackaday.com/2024/03/21/why-x86-needs-to-die/ x86を採用する現代のCPUは、複雑な命令セットコンピューターであるCISC、1クロックサイクルあたり複数の命令を実行可能な「スーパースカラー」、命令を高速化するため順序を変更して実行する「アウト・オブ・オーダー実行」、分岐先の命令を条件が満たされるか不明な状態で実行する「投機的実行」を特徴とする、フォン・ノイマン型アーキテクチャの一部分です。x86はもともとは16bitプロセッサで
秋月電子さんに新商品のマイコンが入荷したようです。1個40円の32ビットRISC-Vマイコン CH32V003J4M6 [通販コード:118062]です。あまりの安さとSOP8の可愛さで気になってしまいます。開発環境は公式のものもあるのですが、Arduino IDEもサポートしているようです。今回はお手軽なArduino IDEでセットアップをしてみます。 他にも1個50円のCH32V003F4P6 [通販コード:118061]もあり、こちらはピン数も多く高機能のようですが、まずはSOP8で扱いやすそうなCH32V003J4M6で試してみます。マイコンに書き込むためのツールのWCH-LinkEエミュレータ [通販コード:118065]も販売されていましたのでこちらも購入しました。 マイコンで簡単な回路を作ってみる CH32V003J4M6はSOP8なのでピン間隔も1.27mmと広く表面実装
今回は、高専5年次から趣味で学習していたRISC-Vを実装した、簡単なCPU作成をしていこうと思います。 完全に知識ゼロの状態から学び始めたので、間違った解釈をしている部分があるかもしれませんが、その時は優しく指摘していただけると嬉しいです 🙏 また、本ブログはディジタル回路設計とコンピュータアーキテクチャ[RISC-V版]を基に書かれています。初心者でも理解しやすいように丁寧に解説されているので、興味があれば是非買ってみてください！ RISC-Vってなんぞ RISC-V公式サイトには以下のように書かれています。 RISC-V is an open standard Instruction Set Architecture (ISA) enabling a new era of processor innovation through open collaboration. （RISC-
低レイヤを知りたい人のためのCコンパイラ作成入門 まさに低レイヤのことが分かっておらず、以前から気になっていたこの本。取り掛かってみたところ思いのほかスイスイ進められて、勢いに乗ってセルフホスト（自分が書いたコンパイラで自分自身をコンパイルするところ）までいけたので記念に書いておく。正確には C コンパイラのサブセットです。 GitHub - motemen/mocc 全体的な進め方は、 上記の本の通りに進めていく。 それ以降は自作の 8queen が普通に書けるように機能を強化。 それ以降はセルフホストを目標に進める。 プリプロセッサやリンカは作らず、C からアセンブリまで。 という感じ。自分は手を動かさないと進んでる気がしないので、まずは書いてみつつわからない所があれば調べる、というスタンスでいく。 あと、せっかくなので RISC-V の勉強もしたかったのでこれ向けに書く。なので実行は
Apple iPhone 4に搭載された「A4」やiPhone 4Sの「A5」、AMDの「K7(Athlon)」や「K8(Opteron)」、「Zenアーキテクチャ」などを手掛けるなど、天才エンジニアとも呼ばれるジム・ケラー(Jim Keller)氏。現在、同氏がCEOを務めるTenstorrentはAI半導体分野で注目を集める存在となっている。 そんなJim Keller氏が6月20日に開催された「RISC-V Day Tokyo 2023 Summer」の招待講演のために来日。併せてメディアブリーフィングを実施し、同社の現在とこれからの方向性、AI半導体に対する考え方などの説明を行った。 TenstorrentのCEOを務めるJim Keller氏。おそらく現在、スマートフォンやPCを利用している人で、同氏が開発に関わった技術を使ってない人はほぼいないと言えるほどのエンジニアである T
「作って学ぶコンピュータアーキテクチャ」の環境を再現するためのDockerイメージをリリースします - FPGA開発日記
「作って学ぶコンピュータアーキテクチャ」(いわゆるRISC-V + LLVM本)は書籍執筆時の状況と出版時のツールチェインの状況がかなり変わってしまっており、各所で迷惑をかけてしまっています。 確実にLLVMビルド + シミュレーションを行うために、ツールチェインを含んだDockerイメージをリリースします。 github.com 大きく分けて4つのイメージを用意しています。 ubuntu_2204 Ubuntu 22.04の環境を使用し、新しいRISC-Vツールを使用したDocker環境です 本書で説明している実行コマンド列と大きく異なっている場所があります LLVMリポジトリはコンテナ内にダウンロード済みです(コンテナ容量削減のためビルドは行っていません) 最終的なバイナリのみ必要な方向けです ubuntu_2204_onlyenv Ubuntu 22.04の環境を使用し、新しいRIS
Introduction of Technologies and People Supporting RISC-V Ecosystem
RISC-Vを取り巻く環境が大きく変化した1週間：「x86、Armに並ぶ存在」とIntelも認める（1/2 ページ） 2022年2月7日の週はRISC-Vエコシステムにとって、非常に重要な1週間だったといえる。一連の発表により、オープンソースの命令セットアーキテクチャ（ISA）の注目度が高まったのだ。以下に詳しく取り上げていきたい。 2022年2月7日の週はRISC-Vエコシステムにとって、非常に重要な1週間だったといえる。一連の発表により、オープンソースの命令セットアーキテクチャ（ISA）の注目度が高まったのだ。以下に詳しく取り上げていきたい。 IntelのRISC-V International加盟 Intelは2022年2月7日（米国時間）、RISC-V Internationalにプレミア（Premier）会員として加盟することを発表した。同社のファウンドリー事業部門「IFS（In
Writing a RISC-V Emulator in Rust - Writing a RISC-V Emulator in Rust
NOTE: This project is actively ongoing. Pages are not perfect yet and it possible to change dramatically. Introduction This is the book for writing a 64-bit RISC-V emulator from scratch in Rust. You can run xv6, a simple Unix-like OS, in your emulator once you finish the book. You'll learn the basic computer architecture such as ISA, previleged architecture, exceptions, interrupts, peripheral devi
Rubyでできる！RISC-Vシミュレータの作りかた 〜 From 4649 To HELLO WORLD 〜 - ESM アジャイル事業部 開発者ブログ
HELLO WORLD〜 はじめに こんにちは、永和システムマネジメントの自作CPUおじさん、はたけやまたかし( @htkymtks )です。 今回はRubyを使った小さなRISC-Vシミュレータの作り方をご紹介します（以前もシミュレータの記事を書いたのですが、シミュレータに大幅に手を入れたので、それに対応したHDリマスター版です） リポジトリ （今回ご紹介するシミュレータのリポジトリはこちら） thata / rv32sim https://github.com/thata/rv32sim RISC-Vとは RISC-VはCPUの命令セットアーキテクチャ(ISA)のひとつで、使用料のかからないオープンソースライセンスで提供されていることや、命令セットの美しさから最近注目を集めています。 仕様 RISC-Vの仕様にはワード幅(32ビット、64ビット)や浮動小数点数サポートの有無など、いくつ
インテル、オープンな命令セットを推進する「RISC-V 」に最高位メンバーとして加盟。RISC-VベースのFPGAチップも提供開始など、RISC-Vへのコミットを明確に
インテル、オープンな命令セットを推進する「RISC-V 」に最高位メンバーとして加盟。RISC-VベースのFPGAチップも提供開始など、RISC-Vへのコミットを明確に プロセッサのオープンな命令セットを推進する団体「RISC-V International」は、同団体の最高位メンバーであるプレミアメンバーシップとして米インテルが加盟することを発表しました。 これに伴い、Intel FoundryのバイスプレジデントBob Brennan氏がRISC-VのBoard of Directors（取締役会）および技術的な方向性を決めるテクニカルステアリングコミッティの一員となります。 Intel has been a leader in microprocessor innovation for decades and today’s announcements signal that mas
RISC-Vの誕生 既存の命令セットアーキテクチャでは満足できなかった、その理由：RISCの生い立ちからRISC-Vまでの遠い道のり（1/3 ページ） やっと、IBM 801からRISC-Vまで話がたどり着いた。RISC-Vの生い立ちについては以前EETimesで記事を書かせていただいたが、改めて簡単にご紹介を。 昨今の大学の場合、CPUを設計する、というのは割とごく一般的なもの「らしい」（筆者は地方大学の理学部物理学科出身なので、いまいち情報系とか計算機系の研究室のカリキュラムがよく分かっていない）。例えば東京大学理学部の情報科学科では、学部の3年生になるとCPUを作るという課題が与えられるそうだ。ターゲットはFPGAボードであるが、この上で自分の考えたアーキテクチャのCPUをHDL（Hardware Description Language：ハードウェア記述言語）で記述する形で実装し、
英国のEU離脱や、ソフトバンクによるArmの買収などを経験したEUは、「EU独自のプロセッサがなくなる」という危機感を高めている。そのEUが救いを求めているのが「RISC-V」だ。 欧州連合（EU）は、RISC-Vアーキテクチャを使用して半導体チップの独立性を実現するためのイニシアチブに巨額の投資を行っている。こうした取り組みは、RISC-V技術開発のパイオニアであるバルセロナスーパーコンピューティングセンター（BSC：Barcelona Supercomputing Center）が主導している。 EU首脳は最近、RISC-Vベースのチップ開発を推進するためのイニシアチブをいくつか開設した。これは、加盟国が半導体の開発／製造を外国企業に依存していることを懸念する声に対応するためのものだ。近年では世界的な半導体不足によって、サプライチェーンに混乱が生じ、半導体主権の重要性が浮き彫りになって
Google、NVIDIA、Qualcomm、インテルらが、RISC-V用オープンソース開発を加速させる組織「RISC-V Software Ecosystem」（RISE）プロジェクトを立ち上げ
Google、NVIDIA、Qualcomm、インテルらが、RISC-V用オープンソース開発を加速させる組織「RISC-V Software Ecosystem」（RISE）プロジェクトを立ち上げ RISC-V（リスクファイブ）プロセッサ対応のオープンソース開発を加速させる組織「RISC-V Software Ecosystem」（RISE）プロジェクトが、Linux Foundation Europeをホストとし、Google、NVIDIA、Qualcomm、インテルを始めとする13社がボードメンバーとなってスタートしました。 もともとRISC-Vはカリフォルニア大学バークレイ校のコンピュータサイエンス科が開始した、新しいプロセッサ命令セットを開発するためのプロジェクトです。創立メンバーにはRISCプロセッサの基礎を築いた計算機科学者のデイビッド・パターソン博士らがおり、当初は教育に使う
3万円で買えるRISC-V採用64bitシングルコアCPU搭載のポータブルコンピューター「DevTerm R-01」が登場
オープンソースで開発される命令セットアーキテクチャのRISC-Vは、半導体業界に大きな風穴を開ける新技術として期待されています。そのRISC-Vで設計されたCPUを搭載したポータブルコンピューターの「DevTerm R-01」が登場しました。 DevTerm Kit R-01 | ClockworkPi https://www.clockworkpi.com/product-page/devterm-kit-r01 The first RISC-V portable computer is now available https://lunduke.substack.com/p/the-first-risc-v-portable-computer 世界中のPCに使われているCPUのほとんどはIntelのx86という命令セットアーキテクチャ(ISA)、スマートフォンなどに使われているCPUや
M5StickVがもうすぐ出ます！ 今日もM5Stackオフィスに訪れ、 Jimmyたちに新製品について聞いてきました。Sipeedと協力して開発中の、RISC-V CPU搭載AIカメラ、M5StickVがもうすぐ出ます！ 製品名のVは、画像認識のVisionとRISC-Vをかけた名前です。読み方はエムファイブスティックブイ。 このサイズでも、しっかりと顔認識されています。現状の開発環境はMaixPy K210用のMicroPython環境であるMaixPyでプログラムできる、オールインワンのAIカメラです。 Type-CとGrove互換のソケットつき。 他はArduino IDEとOpenMVには対応していますが、UI Flowでは（少なくとも発売してすぐは）動かないので、これまでのESP32ベースのM5Stackシリーズとはいろいろ別の背品になります。 スピーカーとマイクも備えています
by Dimitrios Gkorilas 世界中のPCやサーバーに使われているCPUのほとんどはIntelのx86という命令セット・アーキテクチャ(ISA)で設計されています。また、スマートフォンや携帯電話に使われるCPUの多くではARMのARMアーキテクチャが採用されていて、CPUのISA市場はIntelとARMの2社に寡占されている状態です。そんな中、イギリスの経済新聞のThe Economistは、オープンソースのISAであるRISC-Vには2社の牙城を崩す可能性が秘められていると主張し、RISC-Vが市場を席巻する原動力となる強みや、克服しなければならない弱みをまとめています。 A new blueprint for microprocessors challenges the industry’s giants - Open-source computing https://w
RISC-Vへの移行の流れは止まらない、「2024年にはArmを超える」：組み込み開発ニュース（1/2 ページ） SiFive Japanは、SiFive米国本社で共同設立者・主任設計技術者を務めるクルスト・アサノヴィッチ氏の来日会見を開いた。同氏は「業界は常に高品質のオープンスタンダードを求めており、プロセッサもRISC-Vへの移行が進めば元に戻ることはない」と強調した。 SiFive Japanは2022年12月26日、SiFive米国本社で共同設立者・主任設計技術者を務めるクルスト・アサノヴィッチ（Krste Asanovic）氏の来日に合わせて東京都内で会見を開いた。オープンソースISA（命令セットアーキテクチャ）「RISC-V」の標準化団体であるRISC-V Internationalの議長を務めることで知られるアサノヴィッチ氏は「業界は常に高品質のオープンスタンダードを求めてお
RustでRISC-Vエミュレータを書いてNOMMU Linuxをブラウザで動かした | MaybeUnInit
RustでRISC-Vエミュレータを書いてNOMMU Linuxをブラウザで動かした #2023-05-23 以前からRISC-Vエミュレータを書いてみようと思っていたのだが、書いては飽きてを繰り返して全然進められずにいた。そんな中、以下のRepositoryで、rv32ima,Zifencei,Zicsr、あとはCLINTを実装すればLinuxが動くと知り、飽きずに進められそうな気がしてきたので今度こそ、と実装してみることにした。 https://github.com/cnlohr/mini-rv32ima目次成果物 #Repositoryは以下。本記事では実装の概要の記載もあるが、簡略化していたり抜粋だったりするので適宜参照いただきたい。基本的にはcoreというcrateが実装の中枢となっている。appはcoreにcliの皮を被せただけだ。 また以下にPlaygroundも用意した。
RISC-Vのハイパーバイザー拡張の仕様書を(ほぼ)日本語化したので公開する - FPGA開発日記
RISC-Vのハイパーバイザー拡張の仕様がかなり固まってきた。現在は0.6.1が公開されている。 Hypervisor Extension, Version 0.6.1 github.com とりあえず、上記の資料を読みながらちまちまと日本語化してみた。これは別に営利目的などではなく、完全に自分の趣味で理解のために翻訳してみたかったところがある。しかし翻訳しながら「なんじゃこりゃ？」な部分はとりあえず飛ばして先に進んだりしたので、すべて理解をしているかというとそれは違う。また復習しないと。 とりあえずSpikeの実装とKVMのRISC-V移植版を勉強しながら、実際の実装を学んでいくようにしていきたい。 RISC-V ハイパーバイザー拡張 日本語版 msyksphinz-self.github.io とりえあず、Google翻訳には頼らず、99％は自力で翻訳したが、おかげてTypoやら、誤訳
RISCの元祖、IBM 801はなぜ誕生したのか
RISCの元祖、IBM 801はなぜ誕生したのか：新連載「RISCの生い立ちからRISC-Vまでの遠い道のり」（1/3 ページ） 最近ではArm、RISC-Vなど組み込みでも華々しい活躍を見せているRISCプロセッサ。その歴史的経緯をIT史に詳しい大原雄介さんに解説してもらう連載、スタートです。 先日のキーボード記事が思ったよりも評判良かったようで、少し昔の話を書いてみないか？ ということでいただいたお題がRISCプロセッサ。昨今のRISC-V周りの興隆が背景にあるわけだが、「そもそもRISCの生い立ちは？」という話を少し系統立てて説明をせよ、とのご依頼をいただいた。 ということで、話はRISC以前から始まる。 RISCの祖先というか元祖として認識されているのはIBM 801というプロセッサ（というか、システム）であり、これを開発したのはIBMのThomas J. Watson Resea
「作って学ぶコンピュータアーキテクチャ」では、執筆時点ですでに500ページを超えてしまい、泣く泣く2章分を削除しています。 1つ目の付録である「付録1. 関数呼び出しのバリエーションと高度な機能」についてはすでに公開済みですが、もう一つの「付録2. 浮動小数点命令」についても公開しました。 こちらは、LLVMに浮動小数点命令を追加し、いくつかのアプリケーションを動かそうというものです。 github.com この章は、本当は基本的な演算や機能の実装後に挿入したかった章で、以下の範囲をカバーしています。 この章は割と頑張ったもので、浮動小数点の説明から、実装、さらにアプリケーションを2つ実装しています。 後半のレイトレーシングはかなり頑張った部分で、最後に画像が正しく出力されたときは若干感動しました。 こちらも、担当編集の方の校正が入っていないので怪しい文章やもしかしたら誤った情報が入ってい
最終回：RISC-Vエコシステムの発展 Arm、NVIDIAとの関係はどうなるのか？：RISCの生い立ちからRISC-Vまでの遠い道のり（1/3 ページ） RISCの始まりから現在までを歴史的に解き明かしていく連載もいよいよ最終回。今回はRISC-V開発チームが賛同企業を勝ち取ってエコシステムを構築していく様子と、Armとのライバル関係など現在の課題について、大原雄介さんがまとめてくれた。 さて、そんなわけでRISC-Vの生みの親であるUC Berkeley（米カリフォルニア大学バークレー校）のカーステ・アサノビッチ教授がRavenシリーズやEOSシリーズの開発というか設計を指導しつつ、RISC-Vの命令セットを定めながら、同時に行っていたのが組織づくりである。もっとも、いきなり組織を立ち上げても誰も参加しないのは目に見えているので、まずはRISC-Vそのものを知ってもらう努力をしなければ
RISC-Vの浸透 なぜRISC-Vが使われるようになったのか、その理由を探る：RISCの生い立ちからRISC-Vまでの遠い道のり（1/3 ページ） 前回はRISC-Vの基になるRaven-1に至るまでのUC Berkeley（米カリフォルニア大学バークレー校）の歴史を中心にご紹介したが、今月はそのRISC-Vのエコシステムが立ち上がるまでについてご紹介する。 ただその前に前回の記事に対する感想ツイートの中でちょっと気になったことがあったので補足など。 「低消費電力化にISAは基本的には関係ないのでは？」という指摘であるが、原則はその通り。いや厳密にいえば関係あるのだけど、普通は省電力の仕組みの中で、ISA（命令セットアーキテクチャ）がそれに関係する割合は無視できるほどに小さいというべきか。これもいろいろ言い始めるとキリがない（例えばVAXの多項式演算であるPOLYF命令など、処理サイクル
最近ではArm、RISC-Vなど組み込みでも華々しい活躍を見せているRISCプロセッサ。その祖先というか元祖として認識されているのはIBM 801というプロセッサだった。歴史的経緯を、IT史に詳しい大原雄介さんが解説する。 前回の記事で詳しくお伝えした、RISCムーブメントのきっかけとなったデビッド・A・パターソン教授らの論文である“RISC I:A Reduced Instruction Set VLSI Computer”（PDFへのリンク）が出た翌年となる1982年、今度は米スタンフォード大学のジョン・L・ヘネシー博士（当時の身分は電気工学とコンピュータ科学の助教授）らは、“MIPS: A Microprocessor Architecture”を1982年のACM SIGMICRO（コンピュータ科学の国際学会のマイクロアーキテクチャ分科会）で発表する。 このMIPS、今では処理性能
米Micro Magicが、世界最速をうたう64ビットRISC-Vコアを発表した。「Apple M1」チップや「Arm Cortex-A9」コアベースのチップにも追い付ける性能を実現できるとする。同社は、「RISCのベテラン共同開発者であるDavid Patterson氏が当初掲げていたRISCアーキテクチャ構想をうまく実行することにより、既存の電池式デバイスの電力バジェットの範囲内で快適に動作させることが可能になった」と考えているようだ。 Micro Magicは2020年10月末に、「当社が開発した64ビットRISC-Vコアは、5GHzのクロック周波数と、1.1Vで1万3000のCoreMark値を達成した。公称電圧0.8Vで動作する単一のコア（シングルコア）は、4.25GHzで1万1000CoreMarkを達成し、消費電力はわずか200mWである」という、たった二つの文だけの簡潔なリ
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
Linux が動作する RISC-V CPU を自作した (2019 年度 CPU 実験 余興)
半導体業界における「IP」とは何なのかを説明したい - FPGA開発日記
M1とRosetta 2が速い理由の考察という名目の妄想
![[みんなのケータイ]そろそろ何とかして欲しい、おサイフケータイの初期化](https://cdn-ak-scissors.b.st-hatena.com/image/square/2e57bb8b64219fe44091a2bc5d584dd618f55169/height=288;version=1;width=512/https%3A%2F%2Fk-tai.watch.impress.co.jp%2Fimg%2Fktw%2Flist%2F1591%2F477%2F2k.jpg)
【大原雄介の半導体業界こぼれ話】 ライセンスビジネスに見る「Arm」と「RISC-V」の関係
【大原雄介の半導体業界こぼれ話】 RISC-Vの性能や採用はどこまで進んだのか
コロナ禍の裏で中国で爆発的に増えたRISC-Vコアの出荷数 RISC-Vプロセッサー遍歴 (1/3)
RISC-V OSを作ろう (1) ～ブート処理 - VA Linux エンジニアブログ
なぜRISC-Vは急速に盛り上がったのか？ RISC-Vプロセッサー遍歴 (1/2)
CPUの命令セットアーキテクチャ「x86」は近い未来に滅ぶだろうという主張
40円RISC-Vマイコン(CH32V003)をArduino IDEでLチカをしてみました
え、高級言語しか触ったことないのにCPUを自作するんですか!?
自作したRISC-V向けCコンパイラでセルフホストまでこぎつけた - 詩と創作・思索のひろば
CPU内蔵のAIコンピュータこそが最適解、天才ジム・ケラーが語ったAI半導体の方向性
【大原雄介の半導体業界こぼれ話】 PCやスマホで使われなくても、実は「金城湯池」が完成していたRISC-V
Rustで作るフルスクラッチQEMU型エミュレータ
RISC-Vを取り巻く環境が大きく変化した1週間
RISC-Vの誕生 既存の命令セットアーキテクチャでは満足できなかった、その理由
「独自のプロセッサがなくなる」 欧州が救いを求めるRISC-V
M5StickV (K210 RISC-V CPU搭載,AIカメラ）がもうすぐ販売開始！
新時代の覇者となる可能性を秘めたオープンソースのCPU「RISC-V」の長所と短所とは
RISC-Vへの移行の流れは止まらない、「2024年にはArmを超える」
MIT、カーボンナノチューブ半導体で16bit RISC-Vプロセッサを作成
「RISC-V＋LLVM本 付録2. 浮動小数点命令」を無償公開しました - FPGA開発日記
最終回：RISC-Vエコシステムの発展 Arm、NVIDIAとの関係はどうなるのか？
RISC-Vの浸透 なぜRISC-Vが使われるようになったのか、その理由を探る
RISCの実用性を証明した「MIPSアーキテクチャ」の誕生
64ビットRISC-Vコア、4.25GHzで1万1000CoreMark
mainichi.jp
news.yahoo.co.jp
news.yahoo.co.jp
bukkenfan.jp
twitter.com
m.facebook.com