COMPUTEXで発表した積層技術3D V-Cacheは性能向上と歩留まりを改善する新兵器 AMD CPUロードマップ (1/4)
6月2日に配信されたCOMPUTEX 2021におけるAMDの基調講演はすでに加藤勝明氏の記事が上がっているのでごらんになった方が多いだろう。実はほとんどの内容は事前説明会で紹介があり、その意味では驚きはなかったのだが、最後に出てきた3D V-Cacheはその事前説明会でも一切触れられてこなかった話なだけに、正直仰天した。 もっともこのところのAMDは、それこそ“One more thing”で本当にトンデモないネタが出てくるので、何か出てくると予想すべきではあったのだろうが、まさかこんなネタが！ ということで、大いに驚かされた。ただ基調講演での説明は本当に最小限であり、技術的な話はあまり触れられてこなかったので、これを補足して説明していきたい。 TSMCの第3世代積層技術3D V-Cacheを採用したプロセッサーを 2021年末に量産開始 まず3D V-Cacheであるが、これはTSMC
モダンCPU命令のクロックサイクル数 - Qiita
Infographics: Operation Costs in CPU Clock Cycles - IT Hare on Soft.ware http://ithare.com/infographics-operation-costs-in-cpu-clock-cycles/ より。 対象アーキテクチャはx86/x64。データは末尾のReferenceにある論文などから取ったのだろう。その中でも最高のリファレンスと言われている[Agner4]は293ページの巨大な一覧表だ。 http://www.agner.org/optimize/instruction_tables.pdf C++の例外のコストは大きい。昔の家庭用ゲームでは例外は使わないとされていたのもむべなるかな メモリの書き込みは完了する前に次の命令へ進めるから1クロックで済むというのは恥ずかしながら知らなかった コンテキスト
perfから読み解くプロセッサトレースの仕組み (perf + Intel PT/ARM CoreSight) - Qiita
諸事情でperfのソースコードを読んだのでせっかくなので簡単に解説。 今回はperfの中でもイベントの記録を担当するperf recordコマンドの処理を見ていく。特に近年はCPUがトレース機構を持っておりperfもその恩恵に預かっているため、本記事ではperf recordの中でもCPUのプロセッサトレース機構との連携部分に注目したい。 本音を言えば、perfよりIntel Processor Trace(Intel PT)やARM CoreSightといったプロセッサトレース自体に興味があるのだが、これらはLinux上ではperfイベントとして実装されているためperfコマンドの実装を皮切りに解析する腹づもりだ。 1. Perf アーキテクチャ 元々perfはPerformance counters for Linux (PCL)という名前の前身が存在しており、CPUの提供するパフォー
YARV命令ごとの実行コストを知るには - なるせにっき
プログラムのボトルネックを探すには大きく分けて二つの方法があります。心眼を研ぎ澄ましていきなり最適化してみてから考えるのと、何かしらのツールでサイクル数やCPU時間を計測して地道に探す方法ですね。皆さん普通は前者だと思うんですが、それが行き詰まってしまうこともあります。 後者のようにprofileを取っていく場合、手軽にCレベルでのprofileがとれて今わたしの中で一大ブームを巻き起こしているのがperf(3)なわけですが、Rubyのprofileを取ると往々にして以下のような結果になるわけです。（よい子のみんなはCレベルでのprofileではなく、stackprofを使ってRubyレベルでのprofileをとろうな！） sudo perf report --stdio --no-children -g none -d miniruby # To display the perf.dat
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
