【AliExpressの迷い方】 新たな“黄金戦士”誕生。中国から謎のCPUを買ってH170マシンに新しい命を吹き込む
Intelを追うAMDの“賢明なるシリコン戦略”
2019年から従来のIntel製プロセッサに代わって米AMDのプロセッサが採用されるケースが劇的に増えている。 図1の2機種は2020年に発売にされた大手PCメーカーのノートPCである。内部には、AMDが2017年に販売を開始した「Ryzen」シリーズの、7nmプロセス適用の第4世代プロセッサ（4000番台）が採用されている。 左の機種は10万円を切る普及モデルだ。6コア／12スレッドのCPUと、6コアの「Radeon」GPUを1チップ化した「Ryzen 5 4500U」を搭載している。右のモデルは8コア／16スレッド、8コアGPUの「Ryzen 7 4800H」だ。 パッケージサイズ、シリコンサイズも図1のように同じものである。シリコンチップでは、ウエハー上の欠陥に当たってしまい、設計が正しくても動作に不具合が生じてしまう場合がある。8コアの動作をテストしたところ、1コアが動作しないとい
Ryzenで発生しているSEGV問題、原因はCPUのキャッシュ？ | スラド
AMDの新CPU「Ryzen」でLinuxカーネルやgccをビルドするとセグメンテーション違反が発生する場合がある問題が確認されている。これはRyzen SEGV Battleと呼ばれて流行中だが、EIRAKU氏によるとSEGVの発生原因はインストラクションポインタから64バイトズレた位置の命令を実行してしまうことだそうだ。 この問題についてはsatoru_takeuchi氏による「Ryzenにまつわる2つの問題」という記事が詳しいが、再現性が低く、また確実な対処方法も判明していないという状況であった。 EIRAKU氏はBitVisorというハイパーバイザで検証を行い、call命令を起点にインストラクションポインタから64バイト手前にある命令を実行してしまう現象を確認したそうだ。この現象の結果、ズレた位置にある命令が不正なアドレスにアクセスしセグメンテーション違反や一般保護違反が起こってい
CPU使用率は間違っている | Yakst
Netflixのパフォーマンスエンジニアである筆者からの、topコマンドなどで表示されるCPU使用率(%CPU)は、いまや本当の使用率を表しておらず、チューニングなどのための指標として使えないという指摘。なぜそうなってしまったのか、何を見れば本当のCPU使用率がわかるのかをわかりやすく解説した記事。 私たちみんながCPU使用率として使っている指標は非常に誤解を招くもので、この状況は毎年悪化しています。CPU使用率とは何でしょうか？プロセッサーがどのくらい忙しいか？違います。CPU使用率が表しているのはそれではありません。私が話しているのは、あちこちで、あらゆる人たちに、あらゆる監視製品で、あるいはtop(1)でも使われている、"%CPU"という指標のことです。 あなたの考えているであろうCPU使用率90% : 実際 : "stalled"(訳注 : 以下ストールと言う)とは、プロセッサーが
Hot Chips 27 - InfiniBand HCAを内蔵したOracleのSonomaプロセサ(1) 第4世代のS4 SPARCコアを8個搭載するOracleの「Sonoma」
Sonomaを発表し、Q&Aに対応するOracleのBasant Vinaik氏(右)とRahoul Puri氏(左) 2014年のHot ChipsでOracleが発表したハイエンドサーバ向けの「M7プロセサ」では、DIMMの接続には専用のインタフェースチップを使い、InfiniBand(IB)はPCIeを出すI/O Hubチップを経由し、さらにIB NIC(Network Interface Card)を必要とする。これに対してSonomaはDIMMやIBケーブルをCPUに直結でき、コンパクト、低コストにスケールアウト型のサーバを作れるというのがうたい文句である。 SonomaではInfiniBandのHCAを内蔵 SonomaはM7プロセサと同じ第4世代のS4 SPARCコアを、8個搭載するチップである。セキュリティやデータベースの加速機構をハードウェアに組み込んでいるのもM7と同じ
ASCII.jp：ロードマップでわかる！当世プロセッサー事情（大原雄介）
多くの新製品が世に送り出されるプロセッサーの世界。テクニカルライターの大原雄介氏による本連載では、CPUやGPUなどコンピューターの中核となるプロセッサーのロードマップを軸に、その変遷を解説していく。 2024年03月04日 12時00分 PC 第761回 Intel 14Aの量産は2年遅れの2028年？ 半導体生産2位を目指すインテル インテル CPUロードマップ 前回に引き続き、IFS Direct Connectの話をしよう。前回ロードマップをご紹介したが、基調講演中に示された別のロードマップがある。 2024年02月26日 12時00分 PC 第760回 14nmを再構築したIntel 12が2027年に登場すればおもしろいことになりそう インテル CPUロードマップ 今週と来週は「消え去ったI/F史」をお休みして、2月21日にサンノゼで開催されたIFS Direct Connec
IvyBridge-EPはどのようにして性能を約30％向上させたのか？ (1/3)
3種類ものダイが存在する IvyBridge-EP 今回発表された製品は4コアから12コアまでラインナップが広く展開されている。ラインナップ詳細はこちらを見ていただくのが早いが、さすがにこれだけあると、ダイの種類もSandyBridge-Eのように1種類だけだとやや効率が悪い。そこでIvyBridge-EPではコアの種類を3つ用意した。
CPU黒歴史 改めて振り返るCrusoe/Efficeon失敗の理由 (1/4)
今回は久しぶりに、CPU黒歴史の続編をお届けする。ネタはトランスメタの「Crusoe」と、後継製品の「Efficeon」だ。なおCrusoe/Efficeonの悲しい歴史については、連載58回でも取り上げている。 58回でも触れているが、CrusoeやEfficeonが成功しなかった最大の理由は、TSMCの0.13μmプロセスを上手く扱えなかったためだ。これによる失速で市場を失った結果として商業的に立ち行かなくなった。Crusoeは第2世代の生産が1年遅延。Efficeonにしても、90nmプロセスで省電力化技術「LongRun2」を実装した製品は、結局登場せず、これが失速の原因となった。 ようするに、どちらもプロセス技術がボトルネックになっていたわけで、「生産に必要なプロセス技術を十分に持っていなかった」というのが、結果論としてのCrusoe/Efficeonの黒歴史入りの最大の要因であ
トランスレーション・ルックアサイド・バッファ - Wikipedia
トランスレーション・ルックアサイド・バッファ（英: Translation Lookaside Buffer、TLB）とは、メモリ管理ユニット内のある種のキャッシュであり、仮想アドレスから物理アドレスへの変換の高速化を図るものである。こんにちの仮想記憶をサポートするマイクロプロセッサは、仮想空間と物理空間のマッピングにTLBを利用しているのがほとんどである。 TLBは通常、連想メモリ (CAM) で実装されている。CPUがメモリ空間にアクセスする際、検索キーとして仮想アドレスを使い、TLB上にそのアドレスに対応するエントリがあれば、検索結果として対応する物理アドレスが返る。これを「TLBヒット」と呼ぶ。要求したアドレスがTLB内にない場合は「TLBミス」であり、アドレス変換のためにページテーブルを辿っていかなければならない。これを「ページウォーク」と呼ぶ。ページウォークは複数個所のメモリの
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
【後藤弘茂のWeekly海外ニュース】 AMDがZen 2で採用した現在最強の分岐予測「TAGE」
Itaniumが製造終了へ。IA-64の歴史に幕
Skylake-Xにも対応するCPU殻割り機「Delid Master」が発売、汐見板金製多くのCPUに対応、初回分は売り切れ
【後藤弘茂のWeekly海外ニュース】 ARMが発表した新設計のミッドレンジCPU「Cortex-A12」
【多和田新也のニューアイテム診断室】 2チップ化された新Atom搭載「Intel D510MO」