structdesign.sxi
A Structured VHDL Design Method Jiri Gaisler CTH / Gaisler Research Outline of lecture Traditional 'ad-hoc' VHDL design style Proposed structured design method Various ways of increasing abstraction level in synthesisable code A few design examples Traditional design methods Many concurrent statments Many signal Few and small process statements No unified signal naming convention Coding is done at
VHDL
【ユーザ定義の型】 ユーザは新しいデータ型を新たに定義することが出来ます。 その時使うのが type 、subtype という宣言文です。 (1) 型定義 新しい型定義に使う type文の書式は下記のような種類となります。 《列挙タイプの時》 type データ型名 is （要素、要素、・・・）； 例 １週間の型 WEEK の定義 type WEEK is (SUN,MON,TUE,WED,THU,FRI,SAT); 例 std_logic の定義 このstd_logicは最もよく使う型ですが、これは、std_logic_1164という IEEEのパッケージの中で下記のように型宣言されています。 type std_logic is ('U','X','0','1','Z','W','L','H','-'); 《Integerタイプの時》 integerタイプではrangeで値の範囲を指定しま
コンピュータアーキテクチャの話(75) パラレルプリフィックスアダー(3)
Ladner-Fisher Adder (1980年) Sklanskyアダーの大きなファンアウト、Kogge-Stoneアダーの必要なボックス数が多いという問題を解決する方法として、Ladner-Fisherアダー、Han-Carlsonアダーなどが提案されている。これらはKogge-Stoneと同様に、何れも考案者の名前が付けられたアダーである。 次の図にLadner-Fisherアダーのキャリー計算回路を示す。Ladner-Fisherのキャリー計算回路は1段目はSklanskyアダーと同じで偶数、奇数ペアのP,Gを生成するが、2段目はKogge-Stoneアダーのように2箇所右側のビット位置から取っている。そして、3段目と4段目はSklanskyアダーのように複数のファンナウトを持つステージとなっているが、次の段のボックスは一つ置きに間引かれているのでSklanskyアダーと比べる
VHDL Primer
Jan Van der Spiegel University of Pennsylvania Department of Electrical and Systems Engineering VHDL Tutorial1 1. Introduction1 2. Levels of representation and abstraction2 3. Basic Structure of a VHDL file3 Behavioral model5 Concurrency6 Structural description6 4. Lexical Elements of VHDL10 5. Data Objects: Signals, Variables and Constants11 Constant11 Variable12 Signal12 6. Data types13 Integer
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
missing overloaded operator in numeric_std | VHDL
VHDL – Wikibooks, Sammlung freier Lehr-, Sach- und Fachbücher
vhdl2proc
renerta.com - renerta リソースおよび情報
VHDL GUIDELINES FOR SYNTHESIS
http://www-lab.ee.uec.ac.jp/text/vhdl/vhdl/vhdlindex.html
VHDLの書き方
電気回路/HDL
Kogge–Stone adder - Wikipedia
AMD Technical Information Portal
VHDL Reference Guide - Contents
Is integer overflow defined in VHDL?