タグ

hardwareに関するy_uukiのブックマーク (16)

  • First In-Depth Look at Google’s TPU Architecture - The Next Platform

    First In-Depth Look at Google’s TPU Architecture - The Next Platform
  • 仮想メモリーを支えるもうひとつのキャッシュ TLB (1/3)

    仮想アドレスと物理アドレスを変換する Address Translationの基 前回はメモリーの階層構造と同様に、複数段階のキャッシュ構成があることを説明した。今回はちょっと見方を変えた話をしたい。まず、キャッシュという形でCPU内部に搭載されている、別のメモリーについて触れよう。 ご存知の通り、1次キャッシュは通常「ハーバード・アーキテクチャー」と呼ばれる構造に基づき、命令用とデータ用がそれぞれ別に用意される。詳細は後述するが、2次キャッシュや最近では3次キャッシュを搭載するプロセッサーも多くなった。ただ、これらはいずれも「プログラムそのもの、およびプログラムの実行時に利用されるデータ」である。 「ではそれ以外に何かあるのか?」と言われると、これが結構ある。一番多く利用されるのが「TLB」(Translation Lookaside Buffer)と言われるものだ。これは「仮想記憶」

    仮想メモリーを支えるもうひとつのキャッシュ TLB (1/3)
  • ムーアの法則が成立しなくなると、遅いソフトウェアは遅いままだ。ソフトウェア技術者はなにをすべきか~ポスト・ムーア法則時代のコンピューティング(後編)。QCon Tokyo 2016

    ムーアの法則が成立しなくなると、遅いソフトウェアは遅いままだ。ソフトウェア技術者はなにをすべきか~ポスト・ムーア法則時代のコンピューティング(後編)。QCon Tokyo 2016 10月24日に都内で開催されたイベント「QCon Tokyo 2016」で、国立情報学研究所 アーキテクチャ科学研究系 教授 佐藤一郎氏による基調講演「ポスト・ムーア法則時代のコンピューティング」は、IT業界だけでなく社会的にも影響をもたらすと考えられるムーアの法則の限界とその先について、多くの示唆を与えるものとなりました。 (記事は「いま起きているムーアの法則の限界は、微細化よりも電力と経済性の限界~ポスト・ムーア法則時代のコンピューティング(前編)。QCon Tokyo 2016」の続きです) ブロックチェーンもムーアの法則の限界に影響を受ける さて、この講演は実は主催者から「コンピュータサイエンスが生み

    ムーアの法則が成立しなくなると、遅いソフトウェアは遅いままだ。ソフトウェア技術者はなにをすべきか~ポスト・ムーア法則時代のコンピューティング(後編)。QCon Tokyo 2016
  • http://i-satoh.sakura.ne.jp/download/presentation/QCON20161024-Satoh.pdf

  • Computer Hardware (J)

    坂井修一『コンピュータアーキテクチャ』(コロナ社、電子情報レクチャーシリーズC-9) 坂井修一『実践 コンピュータアーキテクチャ』(コロナ社) 教科書通りやります

  • ネットワーク機器の処理性能について

    ネットワーク機器の処理性能について スイッチなどのLAN機器のカタログを見ると バックプレーン 8.8Gbps だとか スイッチング処理能力 3.6Mpps なんて書かれていたりします。 そもそもここで書かれている数字がどれほどの能力を示しているのかって分かりますか? 普通にスイッチを使用しているのであれば特に気にしなくても使えてしまうので意外に気にしていない方もいるようなのですが、いざというときに重要だったりします。 今回はネットワーク機器の処理能力について説明していきます。 バックプレーン バックプレーン容量とはスイッチ全体での1秒間で処理できるデータ量を表しています。 メーカによっては「スイッチングファブリック」だとか「スイッチング容量」なんていう場合もあります。 bps(Bit Per Second)の単位で表されます。 バックプレーンとは、来スイッチ内部のデータ用バスのことで、

    ネットワーク機器の処理性能について
  • RSA(Rack-Scale-Architecture) - 急がば回れ、選ぶなら近道

    一応、Asakusaのアドベントカレンダーのネタです。 いろいろ今後のAsakusaの対応について、現状を踏まえて一回まとめます。 1.ビックデータの敗北 まず、現状のビックデータの現状はちゃんと踏まえておきたい。というのは、いままでの分散処理の技術革新は、クラウド・ビックデータ関連を中心で進んできたわけで、当然次の流れはその「歴史」を考慮しなければ、ビジネス的な先はないでしょう。 まず、経験的には日での「ビックデータ」の実行基盤としての大規模クラスターの展開はほぼ全滅に近いと思います。特に、日ではPByteを越えるデータはその辺に転がっているものではありません。もちろん何百台・何千台ものクラスターを構成・運用しているところもありますが、おそらく十指を越える程度でしょう。日の企業数が5万としても、99.9%の企業はそんなクラスターは持っていません。ただし、企業数が多いので結果としての

    RSA(Rack-Scale-Architecture) - 急がば回れ、選ぶなら近道
  • 不揮発性メモリが主役になる次世代マシン「The Machine」、エミュレータをオープンソースで公開。米ヒューレット・パッカード・エンタープライズ

    不揮発性メモリが主役になる次世代マシン「The Machine」、エミュレータをオープンソースで公開。米ヒューレット・パッカード・エンタープライズ 米ヒューレット・パッカード・エンタープライズ(HPE)は、従来のコンピュータのアーキテクチャを一新した次世代マシン「The Machine」を開発中です。2020年には製品としてリリースするとしています。 従来のコンピュータは、プロセッサ、メモリ、ストレージを基的なコンポーネントとしています。コンピュータの心臓部としてプロセッサが必要なのは当然として、メモリとストレージが必要なのは、現在メモリとして使われているDRAMは電源が切れるとその内容を失ってしまうため、電源が切れてもデータやプログラムを保存できる記憶装置としてストレージが必要になるためです。 「The Machine」では高速かつ大容量の次世代不揮発性メモリによりメモリとストレージを

    不揮発性メモリが主役になる次世代マシン「The Machine」、エミュレータをオープンソースで公開。米ヒューレット・パッカード・エンタープライズ
    y_uuki
    y_uuki 2015/12/03
    かっこいい
  • EthernetやCPUなどの話 | GREE Engineering

    こんにちわ。せじまです。今年に入ってからアクティビティトラッカーを二回壊しまして、新しい分野の製品って設計いろいろ難しいんだなと、しみじみ思う今日このごろです。 先日、社内勉強会で EthernetCPU などの話をしました。前回のCPUに関する話に続き、今回のスライドも幅広い方に読んでいただけそうな内容かと思いましたので、公開させていただくことにしました。前回のスライドを読んでない方は、できればそちらを読んでいただいてからの方が、より理解が深まるのではないかと思います。 忙しい人のために三行でまとめると 2020年代には、サーバのネットワークインターフェースが 40Gbps 超えてそうな予感 もし Ethernet でそれだけ大量のパケットをさばくなら、(標準化されてないけれど) Jumbo Frame 使わないと厳しいかも 2020年代には、NICやブロックデバイス等、CPUを取

    EthernetやCPUなどの話 | GREE Engineering
  • ゼロから始める自作 CPU 入門

    constexpr関数はコンパイル時処理。これはいい。実行時が霞んで見える。cpuの嬌声が聞こえてきそうだGenya Murakami

    ゼロから始める自作 CPU 入門
  • 【後藤弘茂のWeekly海外ニュース】 DRAMスケーリングの課題と打開策

    【後藤弘茂のWeekly海外ニュース】 DRAMスケーリングの課題と打開策
  • マイクロソフトはどうやってBingをFPGAで実装したか - Qiita

    ドワンゴがニコ動の画像配信向けにFPGAエンジニアを募集したり、マイクロソフトはBingをFPGA実装したり、Baiduもディープラーニングの高速化にFPGAを導入したりと、なんだか世の中急にハードウェアくさくなってきた。IoTとは違う意味で。 金融分野ではすでにCPUでは遅すぎてFPGAによるナノ秒単位の株取引が行われているって記事を書いたのは2年前だけど、ここ数年はIntelのCPUのクロックもあまり上がらなくなってきたし、Fusion-ioやNetezzaといった大手御用達のハイエンド鬼速ストレージも、フタを開ければ中身はすでにFPGAに移行済み。IBMが最近出したData Engine for NoSQLという製品ではPOWER8プロセッサにFPGAを直付けしてRedisを高速化したり。いよいよデータセンターにも、先の見えないCPUに代わってFPGAGPUを導入する波が押し寄せつ

    マイクロソフトはどうやってBingをFPGAで実装したか - Qiita
    y_uuki
    y_uuki 2014/12/08
    やばい
  • 柔軟な IT インフラとそれを支える技術 | GREE Engineering

    こんにちは、インフラストラクチャ部の大山裕泰です。最近話題の WhiteBox スイッチと、そのミドルウェアについてお話したいと思います。 柔軟な IT インフラを目指して 我々に限らず IT インフラに携わるエンジニアにとって、アプリケーションレイヤの人たちが望むアプリケーション実行環境の構築・運用は主要な目標の一つかと思います。 アプリケーション実行環境の形態は様々ですが、突き詰めてゆくと物理的なネットワーク機器に Ethernet ケーブルで接続された物理サーバの集合になります。やや管理的な話になりますが、こうした物理機器は減価償却してゆくので、これが終了するあるいはサポートが切れるまでの 4~5 年の期間、同じ機器を使い続けることになりますので、機器の選定においては長い目で見る必要があります。 これに対して、アプリケーションやアプリケーションを取り巻く環境は日々目まぐるしい速度で

    柔軟な IT インフラとそれを支える技術 | GREE Engineering
  • サーバーさんに本気を出してもらうために憶えておきたい設定項目

    cpuspeed がオンだと.... — はせがワン (@hasegaw) 2014, 5月 29 ミドルウェアのスループットを測ろうと思ったのですが cpuspeed などの設定をぜんぜんやっていませんでした。。。 経験上、チューニング過程でいじりたくなるようなパラメータを思い出してみます。 パワーマネジメントに関する設定はオフにする UEFIやBIOSにはパワーマネジメント設定がありますが、これらを無効にするとプロセッサなどが無条件で定格クロックで走り続けます。ピーク性能を高めたり瞬発力を上げるためにはパワーマネジメントはオフにします。当然ながらベースの消費電力やファンの騒音は増えますが、かわりにいくらかピーク性能の向上が見込めます。 Hyper Threading はレイテンシーとスループットのトレードオフ Hyper Threadingは、たぶん、コア内でパイプラインを取り合うから

  • The Sig11 FAQ

    2.1. signal 11 ってどういう意味なの?質問 signal 11 ってどういう意味なの? 答え signal 11、正式には "segmentation fault" として知られている現象は、 プログラムが、割り当てられていないメモリ領域にアクセスしたという 意味なんだ。だから、もしあなたが自作のプログラムを製作中なら、 そのプログラムが原因で起こるというのが最もありがちなんだ。 でも、この FAQ ではそれ以外で起こる可能性に専念しようと思う。 と出てクラッシュします。 コンパイラの何がまずいのでしょうか? コンパイラのどのバージョンが必要なのでしょうか? カーネルにどこか不具合があるのでしょうか? 答え おそらく、コンパイラにせよカーネルにせよ、 お使いのソフトウェア環境には何も悪いところはありません。 ハードウェアとの関係が大いにありそうです。 まずそうな部分はいろいろ

  • 1