【後藤弘茂のWeekly海外ニュース】 ZEN 2ベースの64コアCPU「Rome」はなぜCPUとI/Oを分離したのか
To Lock, Swap, or Elide: On the Interplay of Hardware Transactional Memory and Lock-Free Indexing - Microsoft Research
The release of hardware transactional memory (HTM) in commodity CPUs has major implications on the design and implementation of main-memory databases, especially on the architecture of highperformance lock-free indexing methods at the core of several of these systems. This paper studies the interplay of HTM and lockfree indexing methods. First, we evaluate whether HTM will obviate the need for cra
GDC 2015 Presentation – Parallelizing the Naughty Dog Engine
March 8th, 2015 by Christian Gyrling — Conferences & Events — Game Coding — Comments Off Hello all, First off. A big ‘Thank You’ to all of you that came to my talk at GDC this year. Now, here is my GDC 2015 presentation as Power Point – 4.08 MiBÂ and PDF – 9.30 MiB. Enjoy! Cheers, Christian Recent Entries Multi-core programming and cache coherency11.10 GDC 2015 Presentation – Parallelizing the Nau
［GDC 2015］「Haswell」と「Broadwell」の間には，DirectX 12関連の重要な違いがあった
［GDC 2015］「Haswell」と「Broadwell」の間には，DirectX 12関連の重要な違いがあった ライター：米田 聡 Andrew Lauritzen氏（Graphics Software Engineer，Intel） Michael Apodaca氏（Graphics Software Architect，Intel） Intelは近年，ゲーム開発者に対するアピールの場としてのGame Developers Conference（以下，GDC）を重視しているようで，GDC 2015でも，多数の講演を行っていた。すでにGDC 2015のレポートとしてお届けしているものもあるが，本稿では，そんなIntelの講演のなかから，DirectX 12と同社製の統合型グラフィックス機能（以下，iGPU）に関する「Efficient Rendering with DirectX 1
米Intel、Broadwellベースのサーバ向けSoC「Xeon D」シリーズを発表
米Intelは3月9日(米国時間)、BroadwellコアをベースとしたSoC「Intel Xeon Dプロセッサ」2製品を発表した。Xeonブランドとして初となるXeon Dプロセッサの内部構造やパフォーマンスについて詳細を紹介したいと思う。 Photo01:発表を1ページにまとめた結果。「Atom C2000シリーズと比較して3.4倍の性能」は何をどう計るかで変わってくる。詳細は最後のベンチマークの項を参照 Broadwellコアながら、Atom Cシリーズの後継製品 さて、今回発表されたXeon D-1500ファミリは、Xeonブランドながらポジションとしては、高密度マイクロサーバやストレージ、ネットワーク機器向けに向けた「Intel Atom C2000」シリーズの後継となる。 また、Xeonブランドとして初のSoC製品である。従来のXeonはあくまでもプロセッサのみで、IO Hu
北森瓦版 - 来月のIDFで“Haswell”がベールを脱ぐ
北森瓦版 - Northwood Blog (Author : 北森八雲. Since July 10, 2006.) Intel to Discuss Haswell at Forthcoming Intel Developer Forum.（X-bit labs） Intelは来月開催予定のIntel Developer Forum（IDF）で次の世代のマイクロアーキテクチャとなる“Haswell”の詳細を今まで明らかにしていなかった部分も含めて説明するという。Intelは“Haswell”の設計の特徴を全て話し、加えて動作デモも行う可能性がある。 “Haswell”に関するセッションは4つである。Intelは“Haswell”の新機軸―一般的なものからAVX 2（Advanced Vector Extensions 2）、BMI（Bit manipulation New Instru
【レポート】Hot Chips 23 - IBMがスパコンエンジンのBlue Gene/Qチップを発表 (1) 電力/性能の比率を向上させたBG/Q | エンタープライズ | マイコミジャーナル
2011年8月にStanford大学で開催されたHot Chips 23で、IBMはBlue Gene/Q(BG/Q)プロセサを発表した。BG/Qは2010年11月のスパコン関係の学会であるSC2010で展示が行われていたがプロセサチップの中身に関する学会発表は、今回が初めてである。 BG/Qチップの発表を行うIBMのRuud Haring氏 IBMのBG/Qは、2004年11月に地球シミュレータに代わってTop500の1位になったBG/L、2007年11月に2位となったBG/Pに続くBlue Geneの3代目のシステムである。正式にはBlue Geneはシステムの名称で、今回発表されたチップはBlue Gene/Q Compute Chipというのであるが、ここではBG/Qチップと略称する。 BG/Qチップは18個のプロセサコアと32MBの2次キャッシュ、2チャネルのDDR-1333メモ
【レポート】Hot Chips 22 - Intelの10コアプロセサ「Westmere- EX」 | エンタープライズ | マイコミジャーナル
8月22日から24日にかけてスタンフォード大学で開催されたHot Chips 22において、Intelはハイエンドサーバ用の次期プロセサである「Westmere-EX」を発表した。 現在のハイエンドプロセサは45nmプロセスで作られた8コアのNehalem-EX(Xeon 7500シリーズ)であるが、一世代先の32nmプロセスへの移行と、それに伴って8から10コアに増加させたという点がWestmere-EXの大きな改良点である。 このプロセサの開発はインドのバンガロールの設計チームが担当しており、Nagaraj氏が発表を行った。 IntelのWestmere-EXを発表するDheemanth Nagaraj氏 Westmere-EXのレイアウトであるが、昨年のHot Chips 21で発表されたNehalem-EXと同様に左右に半分ずつのコアを配置し、中央に3次キャッシュ(Last Lev
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
Hideyuki Tanakaさんのツイート: "ところで昨今は計算機のB/F比（Byte per FLOPS、演算性能あたりのメモリバンド幅）の低下が問題になっていて、HPLだとこれが0.03とかそういうオーダーでも工夫次第で性能が出てしまうので、こういうベンチは実アプリに即していないとか、そういう批判が当然起こって来ているわけだけども、"
【後藤弘茂のWeekly海外ニュース】 IntelがHBM2とAMD GPUダイを統合した「Kaby Lake-G」を年内に投入
【後藤弘茂のWeekly海外ニュース】 AMD Kaveriのメモリアーキテクチャと今後のAPU進化
【後藤弘茂のWeekly海外ニュース】 正体が見えてきたHaswellのeDRAMソリューション
【後藤弘茂のWeekly海外ニュース】 Intel、低消費電力を目指す22nm 3DプロセスCPU「Haswell」