現役勢だけど自作サーバ同窓会に行ってきました | Nekoya press
「そもそも現役バリバリだし、前回のカンファレンスの同窓会だし」とか思ってたら、いつの間にかすごい規模の公開イベントになっていた自作サーバー同窓会におじゃましてきました。主催の@stanakaさん、ありがとうございました。ご挨拶できなかった… 弊社のインフラを支える@SatchanPの当日のスライドと振り返りがこちらにございます。 自作サーバ同窓会で話をしてきました 我々としては@SatchanPという優秀なコンテンツをインターネッツに提供できただけで満足です。 当日のトークでは物理面にフォーカスしていたので、もう少し上のレイヤにも軽く触れておきたいと思います。 調達の歴史 弊社は2009年創業で、ちょうど自作サーバカンファレンスがあった年にサービスを開始しました。2007年頃にも自作サーバでサービスを回していたこともあって、まったく抵抗なくやれたし業界的にも活気がありました。 その後、Co
MacでScreenのステータスライン(hardstatus)にCPU使用率&温度とメモリ使用率を表示させる - mfumiの日記
前回の続きです。結局の所コマンドラインから各種情報を表示させることができればbacktickを使ってステータスラインに情報が表示できます。 CPU使用率 参考 ・ cpu usage host_processor_info()関数を使うことでブートからのUser,System,Idle,NiceのCPUチック数が取得できます。ということである単位時間において、( User+System+Niceの増加分) / ( 全チック数の増加分 )*100 を求めればCPU使用率が求められる…と思います。ソースみた訳じゃないのではっきり言えませんがtopも理論的にはこうして求めているようです。といことで上記のサイトに載っているコードを参考にして作ったのがこれです。 まず.cpu.oldから前回起動時のチック数の情報を取得します。それから現在のCPUチック数を取得して、それらの差からCPU使用率を表示し
FPGA - Wikipedia
Altera Stratix IV GX FPGA FPGA（英: field-programmable gate array）は、製造後に購入者や設計者が構成を設定できる集積回路であり、広義にはPLD（プログラマブルロジックデバイス）の一種である。現場でプログラム可能なゲートアレイであることから、このように呼ばれている。 概要[編集] FPGAの構成設定は一般にハードウェア記述言語 (HDL) を使って指定し、その点はASICに近い。FPGAはASICで実装できる任意の論理機能を実装できる。出荷後に機能を更新でき、設計面で部分的に再構成でき[1]、ASIC設計よりエンジニアリングコストが低い点などが多くの用途で利点となる[2]。 FPGAに含まれるプログラム可能な論理コンポーネントを「論理ブロック」などと呼び、それら論理ブロック間を相互接続する再構成可能な配線階層がある。この構成によって
CPUはオワコン - きしだのHatena
FPGAでCPUを組んでると、フェッチ部やデコーダ部で足し算や掛け算をしようとして、そんなことしたらCPUの意味ないなーと思ってしまうことがありました。 で、よく考えたら、FPGAでロジックを組むならCPUの意味はないんです。 だいたい、ひとつの処理実行するのに何クロックかかってんですか！と。 CPUでは、計算効率をよくするためにパイプラインという仕組みが使われています。 最近では、18段とかのパイプラインもあるようです。 ここで、18段のパイプラインのうち、実際に計算を行うのは2段か3段だったりします。残りの15段くらいは、命令や計算結果を読んだり書いたりしているだけです。 このパイプラインも、ほとんどはメモリの読み書き、それも命令の読み込みに多くが使われます。 であれば、CPUにしなければ、18段全部計算に使えるんじゃね？という話になりますね。 決まりきった計算を行うのに、いちいちメモ
ARMアーキテクチャ - Wikipedia
ARMアーキテクチャ（アーム[2][3][4][5]アーキテクチャ） とは、ARMホールディングスの事業部門であるARM Ltd.により設計・ライセンスされているアーキテクチャである。組み込み機器や低電力アプリケーションからスーパーコンピューターまで様々な機器で用いられている。 概要[編集] ARMアーキテクチャは消費電力を抑える特徴を持ち、低消費電力を目標に設計されるモバイル機器において支配的となっている。本アーキテクチャの命令セットは「（基本的に）固定長の命令」「簡素な命令セット」というRISC風の特徴を有しつつ、「条件実行、定数シフト/ローテート付きオペランド、比較的豊富なアドレッシングモード」といったCISC風の特徴を併せ持つのが特徴的だが、これは初期のARMがパソコン向けに設計された際、当時の同程度の性能のチップとしてはかなり少ないゲート数（約25,000トランジスタ）で実装され
待てない時間...初心者やよくわからない人ほど早いPCが必要？ - Amazonの悪魔
待てない時間...初心者やよくわからない人ほど早いPCが必要？ ＰＣに詳しい人ほど「そんなスピードはいらないよ」と初心者に安くてそこそこのＰＣを勧めたりします。 私もまぁだいたいそんな感じ。高いＰＣは快適かもしれませんが、やはり価格がかなりお高い。 が。 面白いものでして。 ＰＣのスピードはずーっと速いままである必要はないんですが、必要な時に遅いと「なんだよこれ遅いよ！」となってしまうものでして... 詳しい人や慣れた人は「入力時間」や「処理時間」などをだいたい感覚で測っています。経験上「このぐらいのスペックがあれば快適かな...」と思っていたりする。 ところが。この「快適」というのが人によって感覚がまちまちでございまして。 待てない人は待てない。何が待てないかというと... 「自分が指示してからＰＣが反応してくれるまでの時間」 これが待てない。もっと細かく言うと「マウス等でＯＫボタンを押
知らなきゃPCは選べない、プロセスルールの基礎知識 (1/2)
パソコンのスペック表を眺めていると「云々nmプロセスルールの最新CPU搭載」といった宣伝文句を見かけることがあるだろう。よく分からないまま「新型なんだー、すごいんだろうなー」で終わってしまったらパソコンは選べない。今回はこの「プロセスルール」について解説しよう。 配線の幅がプロセスルール CPUやメモリーなどの半導体を製造する際は、まずマスクと呼ばれる設計図からウェハー（半導体の薄板）に回路を転写することになる。その回路の配線の幅をプロセスルールと呼んでいるのだ。 ルールなどと言われると難しそうに聞こえるが、要は紙に文字を書くときのペンの太さのようなものだと思えばいい。細いペンなら、同じサイズの紙にもよりたくさん文字を書ける。同じように、プロセスルールが小さくなれば、同じ面積の半導体に、より多くのトランジスターを作れるわけだ。 プロセスルールの縮小が半導体の進化を支える プロセスルールが縮
新Core i7とi5とi3の性能の違いを比較し図解(初心者用) - BTOパソコン.jp
インテルの新しいCore iシリーズ、i7とi5とi3の違いを簡単かつ判り易く。 旧Core iシリーズ、Core i7とi5とi3の性能や機能を比較し図解のアクセスが落ちぬ為、似たような形で新Core iシリーズを簡単に比較。ベンチマークのスコア追求やアークテクチャの詳細などでは無く、漠然と解らない人用として初心者用に図解で参ります。 ピンポイントに飛ぶ用としてアンカーリンク。 Sandy Bridge版 Core i7、i5、i3の違いを比較 なぜSandyBridgeと言っているのか？ なぜ次世代 Core i シリーズと呼ぶか？ 2011年2月のリコールとの関係は？ 旧Core iシリーズとピン数が違う？ 旧Core iシリーズと比較した利点は？ K付の倍率ロックフリーとチップセットの関係 インテルHDグラフィックスの性能を比較 TやSが付く省電力CPUの意味 新Core iシリー
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
