Intel、次期CPUにSpectre対策機能をハード実装
東大のCPU実験で自作コア上の自作OS上で自作シェルを動かした話 - 旅する情報系大学院生
東大の情報科学科では3年の秋学期にCPU実験という、自分たちでCPU、コンパイラ、シミュレーターを作ってレイトレーシングを動かすことが単位要件の名物実験があります。僕らの班では12月初旬に単位要件を満たすCPUは出来ていたので、2/20にあった成果報告会までの間にIwashi班という自作CPU上でlinuxを動かすことを目標とした余興班を作ってこのエントリのタイトルにあるような結果に終わったのでその報告をしたいと思います。 コンテキストスイッチしている画像: 目次 目次 対象とする読者 自己紹介 できたこととできなかったこと 技術的な詳細 ISA よかったところ 悪かったところ 結論 ステート管理 Floating point UART 自作OS/Shellの仕様 動機 やること 実装方針 増えるレジスタ 増える命令 MMUの挙動 タイマ割り込みの挙動 iretの挙動 Kernelの実装
旅する情報系大学院生
2024-01-06 船井奨学金の第八回留学報告書を書きました ここ半年の近況報告です。https://admin.funaifoundation.jp/upload/funai/user/uns68yipl7eb.pdf 2023-08-16 船井奨学金の第七回留学報告書を書きました 留学 ここ半年の近況報告です。最近ブログ全然更新出来てないですね...。社会に対する不満が足りていない気がする。https://admin.funaifoundation.jp/upload/funai/user/r2lbwzc95syd.pdf 2022-12-16 船井奨学金の第六回留学報告書を書きました ここ半年の近況報告です。https://admin.funaifoundation.jp/upload/funai/user/nkwxjep2to1f.pdf 2022-11-25 なぜ炎上がどうでも
ASCII.jp：ロードマップでわかる！当世プロセッサー事情（大原雄介）
多くの新製品が世に送り出されるプロセッサーの世界。テクニカルライターの大原雄介氏による本連載では、CPUやGPUなどコンピューターの中核となるプロセッサーのロードマップを軸に、その変遷を解説していく。 2024年05月13日 12時00分 PC 第771回 277もの特許を使用して標準化した高速シリアルバスIEEE 1394 消え去ったI/F史 FireWire、i.Link、DV、Lynxといろいろな呼び名があるのがIEEE 1394だ。規格を立ち上げようとしたのはApple Computerで、1986年のことである。 2024年05月06日 12時00分 PC 第770回 キーボードとマウスをつなぐDINおよびPS/2コネクター 消え去ったI/F史 初期のPCでは必須だったのに、今では存在しないコネクターとI/Fの代表例がキーボードで、これにマウスが続く格好だろう。 2024年04月
関心高まるRISC-V、Armやx86の代替となり得るか
2017年11月28～30日にかけて、米国シリコンバレーで「7th RISC-V Workshop」が開催された。オープンな命令セットアーキテクチャ「RISC-V」は、Arm系やx86系の命令セットの代替となり得る技術として確実に台頭してきている。 WDがRISC-Vに移行 Western Digital（WD：ウエスタンデジタル）は、同社の製品に用いるプロセッサを、オープンソースの命令セットアーキテクチャ「RISC-V」に移行する予定であることを発表した。 同社は既に、RISC-Vを使用した、ハイエンドSoC（System on Chip）およびコアの開発を手掛ける新興企業Esperanto Technologiesに投資しているという。こうした動きから、RISC-Vが、まだ未成熟ながらも、Arm系やx86系の命令セットの代替となり得る技術として台頭してきていることが分かる。 WDは長期
CPUの脆弱性 MeltdownとSpectreについてまとめてみた - piyolog
2018年1月3日にCPUに関連する3つの脆弱性情報が公開されました。報告者によるとこれらの脆弱性はMeltdown、Spectreと呼称されています。ここでは関連情報をまとめます。 脆弱性の概要 報告者が脆弱性情報を次の専用サイトで公開した。 Meltdown and Spectre (またはこちら) 3つの脆弱性の概要をまとめると次の通り。 脆弱性の名称 Meltdown Spectre CVE CVE-2017-5754（Rogue data cache load） CVE-2017-5753（Bounds check bypass） CVE-2017-5715（Branch target injection） 影響を受けるCPU Intel Intel、AMD、ARM CVSSv3 基本値 4.7(JPCERT/CC) 5.6(NIST) ←に同じ PoC 報告者非公開 論文中にx
Intelが「チックタック」戦略を廃止して3ステージ制を採用、ユーザーへの影響とは？
By YunHo LEE Intelは「製造プロセス(プロセスルール)」を微細化する世代の「チック」と、新設計で機能を向上させる世代の「タック」を毎年交互に繰り返す「チックタック」という戦略を開発ロードマップに長年採用してきました。微細化と機能向上という2ステージを繰り返して新製品を投入するというチックタックモデルですが、Intelが公開した年次報告書でチックタックが廃止され、「微細化」「機能向上」「最適化」を繰り返す3ステージの戦略に変更したことが判明しています。 INTEL CORP - filing.pdf (PDF)http://files.shareholder.com/downloads/INTC/867590276x0xS50863-16-105/50863/filing.pdf Intelは2015年8月15日に第6世代Intel Coreプロセッサの「Skylake」を発
perfの使いかた
概要 Linuxのパフォーマンス解析ツールであるperfの使いかたの紹介 背景 個人的にperfよくできてると思うので紹介したいというのと、 パフォーマンスカウンタの読み方ってあんまり知られてないみたいなので、 それの解説を書きたい。 構成 perf について説明したあと、パフォーマンスカウンタの読みかた、見かた、を説明する。 perfとは何か Linuxに付いてくるプロファイラ。 man perf によると、 NAME ---- perf - Performance analysis tools for Linux と、書いてある。名前がひどいのでなんとかしてほしい。 perf の特徴 個人的には、手軽に使えるのが素晴らしいと思う。 2.6.31以降カーネルに標準で付いてる。(Ubuntuだとlinux-tools-common(TODO:あとで確認)で入るはず) 特殊な設定が必要無く、
Google-perftoolsを使ってCPUプロファイリングをとる - PS3 Linux Information Site / Cell/B.E.のパワーを体験しよう
google-perftoolsとは グーグル株式会社で開発、公開されている高速mallocやCPUプロファイリングと解析などを行うオープンソースのツール群です。 こここではサンプリングベースのCPUプロファイラーである cpu profiler を紹介します。 cpu profilerはアーキテクチャーに依存しないLinux用ソフトウェアなので当然Cellでも使用することが可能です。 ここでプロファイルの測定対象としたソースコードはこれです。 Media:Google-perftools-cpuprofile.tar.gz google-perftoolsのインストール google-perftoolsはこちらからダウンロードできます。http://goog-perftools.sourceforge.net/ バイナリパッケージ(*.rpm)はないのでソースをダウンロードしてコンパ
東大 理学部情報科学科／大学院情報理工学系研究科｜情報科学科NAVIgation
3年生の冬学期になると、名物の「CPU実験」が始まります。ミッションは「半年かけてできるだけ速いコンピュータを作れ」。 4〜6人に分けられた各チームに、FPGA基板と道具がいくつか配られ、それから翌年3月に開かれる発表会までの間に、与えられた課題プログラム（例年はCGプログラム）が動くように独自のコンピュータを設計・製作します。 CPUはもちろん、コンパイラ、アセンブラやCPUシミュレータなどのツールまでを分担して設計・実装するので、学生実験としてはかなり難しいものですが、実験を通してコンピュータの原理を根底から体得できます。また、半年にわたるプロジェクトワークがたいへん貴重な経験になります。 この楽しい実験の様子を紹介しましょう！ NO.1CPUを作る NO.2コンパイラ、 ツールを作る NO.3動作をテストする NO.4【ミニ知識】 コンピュータの動作原理
ARMの組み込み向けで普及するCortex-Mと苦戦するCortex-R (1/4)
今回も引き続き、今をときめくARMプロセッサーの最新事情を解説する。前回はスマートフォンやタブレットに使われる「Cortex-A」コアについて説明したので、今回は「Cortex-R」コアと「Cortex-M」コアについての説明しよう。まずはMCU向けとなるCortex-Mからだ。 MPUとMCUの違いとは？ 少々長い前置きになるが、まずは「そもそもMCUとは何ぞや？」という話から始めたい。MCU(Micro Controller Unit)とMPU(Micro Processor Unit)の決定的な違いは何かと論じる場合、少なくとも「CPUコアそのもののが決定的に違う」という話には、あまりならない。例えば、CPU黒歴史でとりあげた「Am29000」は、MPUとMCUが基本的に同じコアから派生している。 では何が違うのかと言えば、CPUの周囲である。MPUの場合、コアにはキャッシュとメモリ
熱血！ アセンブラ入門 - 秀和システム あなたの学びをサポート！
コンピュータとプログラミングを愛するすべての人に捧げるアセンブラ入門。700ページ以上にわたり、40種類のアセンブラを読み説きながら、アセンブラが現役であり続ける理由を考察します。アセンブラを読みはじめるのに、CPUの仕様書や、英語力なんて必要ないのです。研究者がこだわる「わかる喜び」、エンジニアがこだわる「動く喜び」を追い求める「熱意」こそが大切です。本書を片手にオンリーワン・エンジニアを目指しましょう。 【サポートはこちら】→https://www.shuwasystem.co.jp/support/7980html/4180.html 第1部 基礎編:まずはアセンブラに慣れよう 01 まずは基本操作を覚えて，アセンブラに慣れよう！ 01.01 アセンブラを見てみよう 01.01.01 3つの関数だけを見てみる 01.01.02 まずは，目的を意識して読んでみよう 01.01.03 ア
スクールガールストライカーズの 内製クライアントエンジン
近年、ハイスペックなスマートフォン、高品質なネットワークが普及し、それによりモバイルゲームの制作手法やそれを取り巻く環境も変化してきました。スクウェア・エニックスでは、そのような環境の変化に対して、日々新たなチャレンジをし続けています。そして、このようなスピード感溢れる業界の流れには、会社の枠を超えた技術情報の共有、交流が欠かせないと感じております。 そこでこの夏、社内のエンジニア・テクニカルディレクターによる最新のモバイル開発の技術情報や社内モバイルエンジン、開発秘話によるセッションをメインに、スクウェア・エニックス モバイル オープンカンファレンスを開催する運びとなりました。また、セッションの後は登壇する弊社スタッフと直接ディスカッションやフリートークができる場を設けております。この機会にスクウェア・エニックスという会社についても、より詳しく知って頂ければ幸いです。 マネージャー・テク
サターンのCPU
サターンのCPU なぜサターンには SH2 が採用されたのでしょう？ SH2 の開発については、ルネサスエレクトロニクス（当時は日立）に開発ストーリーがあります。このストーリーによれば、SH1 をセガに売り込みに行った際、すでに NEC の V810 に決まりかけていたようです。 それから何度かセールスに行きますが、最初は好感触だったのに徐々に感触が悪くなり、暖簾に腕押しの状態に。 一度は採用を諦め、最後にもう一度食い下がってみよう！ と強い決意で商談に行ったら「あぁ、いいですよ。決めましたから」という拍子抜けする一言で採用が決まった、とあります。 一体この間に何があったのか？ セガが決めたことですから、日立のストーリーからは読み取れません。 別の話題として、当時のセガはいくつかの雑誌で「各種 CPU の性能を比較した結果」SH1 を選び出し、これでも性能が足りないから「日立に改良を依頼し
MESIプロトコル - Wikipedia
MESIプロトコルの状態遷移図 MESIプロトコルのアクティビティ図 MESIプロトコル（別名、イリノイ・プロトコル）とは、マルチプロセッサシステムでメモリやキャッシュメモリの同期をとるキャッシュコヒーレンシとメモリ一貫性のプロトコルであり、ライトバック方式のキャッシュで広く使われている。イリノイ・プロトコルという別名はイリノイ大学アーバナ・シャンペーン校で開発されたことに由来する。 インテルは、「486プロセッサで以前から使われていたライトスルーキャッシュに加えて、より効率的なライトバックキャッシュをサポートする」[1]としてPentiumプロセッサでMESIプロトコルを採用した。そのためパーソナルコンピュータでも広く使われている。 概要[編集] 各キャッシュラインは以下の4状態のいずれかにある。状態はキャッシュラインのタグに含まれる（2bitで表される）。 M - Modified(変
ハーバード・アーキテクチャ - Wikipedia
この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。出典を追加して記事の信頼性向上にご協力ください。（このテンプレートの使い方） 出典検索?: "ハーバード・アーキテクチャ" – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL（2011年12月） ハーバード・アーキテクチャの図 ハーバード・アーキテクチャとは、命令用とデータ用に物理的に分割された記憶装置と信号通路を持ち、命令用とデータ用で主記憶のアドレス空間が分かれているコンピュータ・アーキテクチャのことで、ノイマン型アーキテクチャと対比される。 起源[編集] この名前は初期のコンピュータの一つである Harvard Mark I で使われたアーキテクチャであることに由来する。このマシンはプログラムの命令を穿孔テープからの読み出しのみと
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
「RISC-V」はEmbeddedでマーケットシェアを握れるのか
【後藤弘茂のWeekly海外ニュース】 海外で急激に盛り上がる新CPU命令アーキテクチャ「RISC-V」
【特集】 MIPSなのにx86とARMアプリを高速に実行できる中国製CPU「龍芯」のカラクリ
プログラムを高速化する話
