コンテンツブロックが有効であることを検知しました。 このサイトを利用するには、コンテンツブロック機能(広告ブロック機能を持つ拡張機能等)を無効にしてページを再読み込みしてください。 ✕
従来から、「ARMはx86より(電力的に)効率的だ」という言説があります。これは単純に「ARMは省電力なスマホ向けで、x86は電力を食うPC向け」程度のアバウトなイメージのこともありますし、前世紀のRISC vs CISC論争のころからある「ARMはx86 (x64を含む)に比べ命令セットがシンプルなので、命令デコードにかかる電力が少なくて済んで効率的」という議論の形をとることもあります。 この議論については、半導体エンジニアの多くは「ARMがx86 より効率が良いというのは、もはや過去の神話」(in today’s age it is a very dead argument)という認識を共有していると言っていいでしょう。有名なところではApple CPU (ARM)とZen (x86)の両方を開発したジム・ケラー氏のインタビューでも言われていますし、Chips and Cheeseとい
ASUS、Intel Core Ultra搭載の小型デスクトップPC「NUC 14 Pro」正式発表 2024.03.27 18:28 更新 2024.03.27 配信 vPro Enterprise対応モデルもラインナップ ASUSTeK Computer Inc.(本社:台湾)は2024年3月27日、Intel Core Ultraを搭載した小型デスクトップPC「NUC 14 Pro」を正式発表した。 今年1月のCES 2024にてアナウンスされた製品で、CPUにIntel Core Ultraシリーズを採用したことで、これまでのNUCに比べて高速かつ省電力にAI処理を実行可能。また高いセキュリティと一括管理機能に対応するIntel vPro Enterpriseプラットフォーム対応モデルもラインナップする。 製品ラインナップは2.5インチベイのない高さ34mmのSlimモデルと、2.
コンテンツブロックが有効であることを検知しました。 このサイトを利用するには、コンテンツブロック機能(広告ブロック機能を持つ拡張機能等)を無効にしてページを再読み込みしてください。 ✕
米半導体開発企業AMD(アドバンスト・マイクロ・デバイセズ)は長い歴史をもちながら、経営面で苦しみ、インテルやNVIDIA(エヌビディア)の後塵を拝する時期も長かった。だが近年の半導体需要の急増と、それに拍車をかける米中対立、辣腕CEO(最高経営責任者)の就任もあって、破綻の瀬戸際からよみがえり、半導体競争のダークホースになろうとしている。 カリフォルニア州サンタクララ。国道101号線が外を走るAMD本社の最上階にある会議室から、リサ・スーは「シリコンバレー」という言葉より歴史のあるこの会社の指揮を執っている。スーの執務室の窓から見えるのは、急速に進化を遂げる同社の節目を象徴するもの。古くからのライバル、インテルのオフィスだ。その時価総額(1203億ドル)をいまやAMD(1535億ドル)は上回っている。 AMDは、快進撃続きだったわけではない。現在53歳のスーが2014年にAMDのCEOと
Intel“逆襲”の鍵はやはり「AIプロセッサ」か 次世代CPU「Core Ultra(Meteor Lake)」を解説(後編)(1/4 ページ) Intelは9月19日(米国太平洋夏時間)、モバイル向け次世代CPU「Core Ultraプロセッサ」(開発コード名:Meteor Lake)のアーキテクチャの詳細を発表した。 発表に先駆けて技術説明会に参加した筆者は、その詳細を2つの記事に分けて紹介することにした。前編は、読者からの関心が特に高いであろう、CPUコアにまつわる特徴を中心に解説している。 →前編の記事 前編で取り上げたことを軽くおさらいすると、以下の通りとなる。 Meteor Lakeは「タイルアーキテクチャ」という、Intel独自のチップレット技術を採用 タイル(チップレット)は「Compute」「Graphics」「I/O」「SoC」の4つ Compute Tileは、基本
Meteor Lakeを下支えする製造技術「Foveros」とは? Meteor Lakeは、ユーザーの手元に届く製品となった際には「CPU」とか「プロセッサ」と呼ばれたりすることのなるだろうが、製品カテゴリーとしては、CPUを含む複数の機能を統合した「SoC(System on a Chip)」と呼ばれる半導体製品となる。 その最大の特徴は、IntelのSoCとしては初めて「タイルアーキテクチャ」を採用したことにある。タイルアーキテクチャとは、SoC(CPU)を単一のダイ(モノシリックダイ)として形成するのではなく、機能ごとに分かれた「機能ブロック」と呼ばれるダイを複数組み合わせて1つの「パッケージ」を作り、それを1つのSoCとして形成する手法だ。 機能ブロックは、小さなチップを意味する「チップレット」とも呼ばれる。そのこともあり、タイルアーキテクチャは一般的に「チップレット技術(アーキ
TSMCの3ナノメートル(nm)プロセスによるチップ生産が当初の計画よりも遅れており、2023年中はApple向けの供給で手一杯になる見通しだと、台湾メディアDigiTimesが有料版で伝えています。 ■3行で分かる、この記事のポイント 1. TSMCの3nmプロセスは、2023年内はApple向けで100%占められる。 2. IntelもTSMCの3nmプロセスでArrow Lakeを生産開始する予定だった。 3. Arrow Lakeの生産開始は2024年に延期される見通し。 2023年中、TSMCの3nmプロセスはAppleが独占 DigiTimesは今年5月の時点で、TSMCの3nmプロセスで製造されるチップの90%がApple向けになると報じていました。 つまりその時点では、残り10%のチップはApple以外の企業に供給されると考えられていたということです。 しかし今回の報道で同
Alder Lake以降のIntel CPUでは、P-coreとE-coreの2種類のコアが搭載されている。 P-coreは性能重視、E-coreは省電力重視という位置づけで、OSがうまくこれらのコアを使い分けることで、消費電力と性能の両立が図られている。 ここまでの話は広く知られているが、実際にどのようにしてOSに対してコアの使い分けをさせているのかの実装レベルでの解説は (少なくとも日本語では) ほぼ存在しないようなので調べてみた。 OSから見たP-coreとE-core OSの役割の一つとしてプロセススケジューリングがあり、どのプロセスをいつどれぐらいの期間どのCPUコアで実行するかを決める。OSができるだけ効率よくプロセスをスケジューリングするためには、CPUコアの性能や消費電力の違いを考慮したスケジューリングが必要になる。そこで、Intel CPUではOSに対して次の2つの情報を
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く