parallel
ハンドシェイク通信 【ハンドシェイク通信とは？】 いきなり難解なことばですが、要は、握手をするようにして、２台の 装置間で通信を行うことをいいます。 この方法によると、２台の全く速度の異なる装置同士を接続しても、 速度の差を意識せずにパラレル通信でデータの送受信が出来ます。 では、実際のハンドシェイク通信はどのような手順で行われるので しょうか？ これを図で表現すると下図のようになります。 図に従って手順を説明します。 図で青い線は送信側、緑の線は受信側の動作を示しています。 (1)まず、送信側は、データを出力してから、ストローブ信号をON とします。（論理反転しているので、ONが「0」となる） (2)受信側はストローブ信号がActiveになったことを検知したら、 ビジー信号をON(「0」)にして、すぐデータの入力を開始します。 (3)この間、送信側は、受信側からのビジー信号を検知したら、
割込み処理 - 日に新た
Unknown (わぼ) 2007-12-27 21:17:06 結婚が５年前。もうずいぶん経ちますねぇ。 組み込みシステムの割り込みをエッジにするのかレベルにするのかについて、昔、現行システムの設計を開始したときに悩みましたが、リアルタイム処理の場合、結局どうしてもこの取りこぼしが怖くてほとんどレベルにしたのを思い出しました。 元々、アセンブラ屋でして、昔はもっと簡単で「割り込みが発生したのはその行」というトレースができたんですが、今のシステムだと割り込み事象の発生とメモリのプリフェッチを考慮しないといけない、なんていうところに結構苦しんだですね。結局、割り込み禁止の関数はアセンブラで直接書いてレベルの多重検出を防いだ、なんてことを思い出します。 でもプロセッサ周辺のプリフェッチ回路が、割り込み発生時にプリフェッチ分を忘れてしまい、割り込み処理後に戻った時に本来実行されるべき命令が解釈不
verilog-HDL を用いた回路設計入門
目次 LSI のトップダウン設計（工事中） New! HDL（ハードウェア記述言語）を用いた回路設計（工事中） New! HDLを用いた回路設計法の利点（工事中） New! Verilog-HDLの文法の基礎（予定） Verilog-HDLの記述例（予定） 1. LSI のトップダウン設計 トップダウンとは文字通り上から下へと言う意味で、LSI のトップダウン設計とは抽象度の高い仕様設計から機能記述、回路図を経て、実際の回路の設計に向かって徐々具体度を高めていく設計手法です。 まず最初に一番外側の枠を作って全体の仕様を決め、次に枠の中を大まかに仕切り、それぞれの中身の仕様を決定し、、、最後の段階になってようやくゲートレベルの回路が出来るというイメージでしょうか。 トップダウンと反対に、下から上へという意味を持つ言葉にボトムアップという言葉がありますが、これをLSI の設計に当てはめますと、
相変らず奇怪な情報処理技術者試験の問題: State of the Analog Electronics [最先端計量電子工(作)学]
（通称：インチキ電子工作研究所） （降格中：ＦＰＧＡで囲碁プログラムを作ってみるブログ ～まずは冗談で） （正式名称：「囲碁のプログラムは何であんなに弱いんだ！俺がサクっとFPGAでハードウエア化して２年以内に９路盤で圍棋文化研究會の岡崎正博(39)に勝つシステムを作ってやるぜ、焼酎を50升賭けるぞ！」と大口を叩いてみるブログ） 【ご注意】 弊Blogに登場する企業・人物（政治家や足し算も怪しい男を含む）・部品・回路図は大抵実在のものですが、謎電の作者の激しい冗談と偏見を含んだフィルタを通し、更に独自の芸風が加味されて書かれています。従いまして、ここに書かれてあることは個人的な意見や感想、提案、あるいは分析結果、場合によっては憶測、最悪勘違いに過ぎず、最善で正しい内容とは限りませんし、特定企業のスポンサードを受けて提灯記事を書いているわけではありません。 謎電の作者「足し算を間違うなあああ
エンベデッドの問題を検証
平成14年春 午前問題12 平成14年の春の情報処理試験テクニカルエンジニア(エンベデッド)の午前問題の第12問の解が不明です。そこで、実際に実験してみました。その問題はこのような問題です。 問12 8けたの7セグメントのLEDをダイナミック表示方式で表示する場合、表示のち らつきを少なくするためには表示周波数を何Hzにするのが最も適当か。ここで、 電源周波数は50Hzとする。 ア 51 イ 75 ウ 102 エ 128 そもそもこの問題は2つの解釈ができると思います。ダイナミック点灯で、隣のLEDに移る周期が51Hzなのか、それとも全体の表示周波数が51Hzなのかです。仮に、隣のLEDに移る周期が51Hzだとすると、1つのLEDの点灯時間は1/51=19.6msになり、8個のLED全体の更新時間はその8倍で156.9msになります。問題文があいまいなので、両方のケースで実験しました。 こ
フリップフロップ
これらの動作上の違いを理解して下さい。 なお、次章で述べる レジスタ や カウンタ は、これらの フリップフロップ をベースに構成したものです。 2.1 RS-FF （リセットセット フリップフロップ） この RSフリップフロップ は、すべての FFの基本 となるものです。 先に述べたように、リセットという入力が1になると、現在の状態に かかわりなく 出力は無条件に 0となります。 逆にセットという入力が 1になると、 出力は 無条件に 1になります。 入力がともに 0 であれば、その前の状態を保持します。 なお、2つの入力(R,S)は互いに矛盾するため、これらが 同時に1になることは禁止されています。 以下に示す 遷移表 は、この RS-FF の動作を記述しています。 RS-FFの遷移表 この 表から、次の状態 Q n を入力 ( S , R )と Q を用いて表します。
「宮崎技術研究所」の技術講座「電気と電子のお話」5.2.(3-G)
◆ 最も基本的なフリップフロップは、RS FF です。RS FF は、レベル (信号が、ハイであるか、ローであるか)で動作します。 RS FF は、フリップフロップの基本ですが、実際に、多く使われいるのは、D FF などの、エッジトリガ タイプです。フリップフロップは、歴史的には、マスタースレーブ と呼ばれる方式からスタートしました。しかし、現在では、マスタースレーブ方式は、使われていません。 ◆ フリップフロップは、単体の IC のほか、各種のレジスタや、カウンタ IC の要素として広く使われています。レジスタ とは、複数ビット(通常 4～8 ビット)のデータを、まとめて、一時的に記憶する素子です(図 5.2-65)。カウンタ は、数を数える IC です。 [図 5.2-65] レジスタの例 ◆ また、フリップフロップと類似のものに、D ラッチがあります。D ラッチについても、説明します
メタステーブル - くみこみックス
メタステーブル 【Metastable】 Dフリップフロップのデータ変化を禁止している期間（セットアップ時間からホールド時間まで）においてデータの変化があった場合，出力が不安定になる状態を指します（図）．同期回路では，セットアップ時間とホールド時間の制約を満たすように設計すれば，メタステーブルは発生しません．非同期信号が入力されるDフリップフロップではメタステーブルが発生するので，後段にDフリップフロップを追加して影響を少なくします． 【出典】（株）アルティマ 技術統括部 一同，下馬場 朋禄，山際 伸一，横溝 憲治；システム開発者のためのFPGA用語集，Design Wave Magazine 2008年12月号 別冊付録，CQ出版社，2008年12月． セットアップ時間やホールド時間が規定されているラッチ回路などにおいて，それらの制約が守られないときに，出力信号が“meta（変化する）”
ステッピングモータを回す（ユニポーラ型）
ロボット（ヒューマン型に限らず産業用も含め）などで使われるステッピングモータを回して見ます。 ステッピングモータは回転制御にも使いますが、正確に位置決めができることから、一定の角度を回す用途（関節を曲げ伸ばしする等）に向いています。 今回は基本的な使い方としてスピードを変えたり逆転させたりの実験を行います。 使用したステッピングモータは、扱いやすいユニポーラ型です。 ステッピングモータは、パルスを与える毎にそのステッピングモータ固有の角度だけ回転します。 ステッピングモータの仕様の１つに、ステップ数があります。 ステップ数は、１回転（３６０度）をいくつに分割して制御できるかを表し、例えば２００ステップのステッピングモータであれば、３６０度を２００分割して制御でき１ステップは１．８度になります。（３６０度÷２００） そして、１回のパルスで正確に１ステップ回転します。 このステッピ
はてなグループの終了日を2020年1月31日(金)に決定しました - はてなの告知
はてなグループの終了日を2020年1月31日(金)に決定しました 以下のエントリの通り、今年末を目処にはてなグループを終了予定である旨をお知らせしておりました。 2019年末を目処に、はてなグループの提供を終了する予定です - はてなグループ日記 このたび、正式に終了日を決定いたしましたので、以下の通りご確認ください。 終了日: 2020年1月31日(金) エクスポート希望申請期限:2020年1月31日(金) 終了日以降は、はてなグループの閲覧および投稿は行えません。日記のエクスポートが必要な方は以下の記事にしたがって手続きをしてください。 はてなグループに投稿された日記データのエクスポートについて - はてなグループ日記 ご利用のみなさまにはご迷惑をおかけいたしますが、どうぞよろしくお願いいたします。 2020-06-25 追記 はてなグループ日記のエクスポートデータは2020年2月28
ロジックアナライザ - Wikipedia
この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。出典を追加して記事の信頼性向上にご協力ください。（このテンプレートの使い方） 出典検索?: "ロジックアナライザ" – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL（2012年8月） テクトロニクス製ロジックアナライザ ロジックアナライザは、人間が観察するのに非常に速すぎて見ることができないデジタル回路上の信号を表示するものである。 概要[編集] 信号を表示することによって、デジタル回路の動作確認をより簡単に行うことができる。ロジックアナライザは、普通非常に多くのチャンネルを用いてデータをキャプチャする。ロジックアナライザ上のソフトウェアは取り込んだデータを、タイミングチャートやあるプロトコル（ハンドシェイク）にデコードしたもの、状態
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
開発ツール | ルネサス エレクトロニクス
DMCを使いこなす : 富士通
ページ移転のお知らせ
Behavior & RTL
FPGAを用いた論理回路設計
サービス終了のお知らせ
http://www.assoc.tron.org/jpn/seminar/chap5_2.html
A-Dコンバータ - EDN Japan
EDO DRAM