SNES on FPGA ∵スーファミ開発のメモランダム∴
DE2-115 FPGA board (1 chip SNES) スーファミは遊ぶためのもので、開発するためのものではありません。 SFC、つまりスーファミをFPGAで自作した、というお話。 ファミコンの時代、当時としては高い性能だったがそれ以上に実現できなかったクリエイターたちの世界が、 スーファミの時代になり少しずつ実現しつつあった（それはもうICが火を噴かんがごとく）。 デザイナー、バトルプログラマ、ドッター、サウンドプログラマ… 彼らの歴史の中で紡がれてきたものはなんだったのか。 スーファミ互換機の製作。それはスーファミにおいて最後のゲームとなる。 ▼ 開発環境 ハードウェア記述言語 SFL+、VerilogHDL、VHDL 使用FPGAボード Terasic DE1 2005～ Altera CycloneII 約18,000LEs、内蔵RAM 約30KByte Terasic
SNES on FPGA ∵スーファミ開発のメモランダム∴
DE2-115 FPGA board (1 chip SNES) スーファミは遊ぶためのもので、開発するためのものではありません。 SFC、つまりスーファミをFPGAで自作した、というお話。 ファミコンの時代、当時としては高い性能だったがそれ以上に実現できなかったクリエイターたちの世界が、 スーファミの時代になり少しずつ実現しつつあった（それはもうICが火を噴かんがごとく）。 デザイナー、バトルプログラマ、ドッター、サウンドプログラマ… 彼らの歴史の中で紡がれてきたものはなんだったのか。 スーファミ互換機の製作。それはスーファミにおいて最後のゲームとなる。 ▼ 開発環境 ハードウェア記述言語 SFL+、VerilogHDL、VHDL 使用FPGAボード Terasic DE1 2005～ Altera CycloneII 約18,000LEs、内蔵RAM 約30KByte Terasic
J-core Open Processor
J-Core Open Processor What is it? About News Roadmap Talks Files Downloads Bitstream Compiler Participate Mailing List Twitter @jcoreeng IRC channel #jcore on libera.chat Intro What is it Quick start, J2 open processor J-core is a clean-room open source processor and SOC design using the SuperH instruction set, implemented in VHDL and available royalty and patent free under a BSD license. The rest
Linux OSからFPGAを透過的に利用する構想。文字列処理をCPUからFPGAへオフロードで10倍速になった研究結果をミラクル・リナックスが発表
Linux OSからFPGAを透過的に利用する構想。文字列処理をCPUからFPGAへオフロードで10倍速になった研究結果をミラクル・リナックスが発表 プロセッサ内部のロジックをソフトウェアで動的に書き換えることができるFPGAは、アプリケーションごとにロジックを最適化できるため、x86などの汎用プロセッサよりも高速かつ効率的なアプリケーションの実行が可能になると注目されています。 特に、今年の1月にインテルがFPGA大手のアルテラを買収し、XeonにFPGAを統合するという将来計画を発表してから、FPGAへの注目度はさらに高まっています。 しかしいまのところ、FPGAをアプリケーションから利用するには、ロジックを開発ツールなどを用いてFPGAに書き込み、それをデバイスドライバを経由してフレームワークなどを通じて利用するというものになります。 これをもっと簡単にしようという構想を明らかにした
PlayStation Sound Player on FPGA
初代プレイステーションのサウンドをFPGAで演奏するものを作ってみたので、 忘れないうちにちょっとまとめ的なものを残しておこうかと。 なお現状ではあくまで技術デモのため、HDLコードやFPGAデータを公開する予定はありません。 GitHubに上げました。SFL+だけど。 ▼ FPGA使い万事塞翁が馬 プレステで遊んでいた日々…あのころの記憶から強くそして優しくBGMが流れてくる。 テレビ持ち込み禁止の寮にポータブル白黒テレビとプレステを持ち込んで遊んでいた。 映像は白黒だけど、せめてサウンドはと部屋の四隅にスピーカーを設置して楽しんだ日々。 いつか、このサウンドを、名曲たちをこの手で甦らせることをおぼろげに想いながら。 プレステの音源チップはスーファミの音源チップの弟（妹？）のようなものなので、 実装に関しては楽できる部分は多い。 スーファミも作ったことだし、じゃあプレステの音源も作れるの
独自CPU開発で学ぶ コンピュータのしくみ - 秀和システム あなたの学びをサポート！
OSをサポートできる、アウトオブオーダ実行に最適化したオレオレコンピュータを作りたい！ そんな夢を2人の学生がかなえました。本書は、全く新たなCPUとコンピュータシステムそのものを開発・提供することを目的としたプロジェクト「Open Design Computer Project」の成果を、開発に携わった学生2人がまとめたテキストです。独自アーキテクチャのCPUをFPGA上に実装し、そのCPUのためのgccとbinutilsの移植方法について解説します。 【サポートはこちら】→https://www.shuwasystem.co.jp/support/7980html/4536.html ハードウェア編 1 CPUを自作するということ 2 開発環境を整えるということ 2.1 オリジナルCPUでソフトウェアを動かすためには 2.2 コンパイラとアセンブラの自作？ 3 オープンソース・オープン
JP Morgan Chaseがデリバティブ専用スパコンをFPGAで作った話 #fpgax - スティルハウスの書庫の書庫
金融系でFPGAというとHFTへの応用が知られてるけど、この事例はリアルタイムトレードの話ではない。金融業務で必要とされるバッチ処理やHPC（High Performance Computing）でもFPGAが本格的に使われ始めてるという話だ。 元ネタは、2011年にJP Morgan Chaseの人がスタンフォード大学で講演した内容。このビデオを見ていたらとっっっても面白かったので、 #fpgax 第3回で使う資料として要点を訳し、俺のコメントや補足を追加してみた。 http://www.youtube.com/watch?v=9NqX1ETADn0 （スライドはこちら） なお、FPGAも金融も素人なので、勘違いや誤訳があるかもしれない。FPGAとは何かよく知らない人はこちらをどうぞ。 リーマン・ショック対策のスパコン開発 JP Morgan Chaseは、社債やモーゲージ（不動産を担保
第0回 関西FPGA・DE0勉強会やってみた - GeekleBoard
第0回 関西FPGA・DE0勉強会を梅田で開催しました。 ATND跡地：http://atnd.org/events/23410 ATND立てた初日で20人定員がいっぱいに。急遽50人部屋へ変更して最終的に46人となりました。 当日はみなさん楽しんでもらえたようで開催して本当によかったと思います。 みんなどんなところに関心があるのか、なぜこれだけ人が集まったのか というのはボクが知りたいことの一つだったんですが ユーザインタフェース（FPGA設計者の悩みの一つ）の解としてAndroidに注目 オープンソース、ソーシャルコーディングへの関心 FPGAコミュニティの希求：単純に言えば同じ事に興味がある人たちと話がしたい、そういう場がほしい そんなかんじです。 さておき、当日の資料をまとめました。 第0回 関西FPGA・DE0勉強会 FPGA・DE0でできること : KSK (@ksksue)
燃やせ！工作魂──PCを“ゼロ”から作る「MieruPC」
燃やせ！工作魂──PCを“ゼロ”から作る「MieruPC」：ディープな自作の世界へようこそ（1/2 ページ） 東京工業大学のとある研究室で「コンピュータをまるまる作ってしまおうぜ」というプロジェクトが進んでいる。“MieruPC”と呼ばれる自作PCの正体とは？ 自作は自作でも「チップの内部まで手を入れる」 PC USERで「PCを作るぜ」と聞くと、マザーボードにCPUとメモリとグラフィックスカードを差して、データストレージのHDDやSSD、そして、光学ドライブを組み込み、電源ユニットとディスプレイとキーボード、マウスをつないで出来上がり、という「自作PC」をイメージするだろう。 東京工業大学大学院 情報理工学研究科 計算工学専攻の講師 吉瀬謙二氏が中心となって進めている「MieruPC」プロジェクトは、さらに“深い自作”を想定したPCを開発している。「中身が見える計算機システムを構築する」
中国西安交通大学、アジア・太平洋ロボットコンテストで2連覇を達成 | エンタープライズ | マイコミジャーナル
Xilinxは、インドのPuneで開催されたアジア太平洋放送連合による第7回アジア・太平洋ロボットコンテスト(ABUロボコン)において、同社のFPGAを搭載した中国の西安交通大学(Xi'an Jiao Tong University)が2連覇を達成したことを発表した。 同ロボコンは、戦略的思考、リーダシップおよびチーム構成能力などを育成することを目的として開催されているもので、西安交通大学のチームは、中国代表として大会に出場し中東とアジア地域にまたがる16のチームを破り優勝を飾った。 同チームのロボットには、FPGAとしてSpartan-3Eが搭載されており、センサとアクチュエータのシステムをオンボードのマイクロプロセッサと接続すると同時に、Spartan-3A DSPによる高速ビデオ検出を実現している。また、ソフトプロセッサのMicroBlazeが、ロボットのサブシステム間を接続する中央
FPGAでつくるポリゴンエンジン（ダイジェスト編）
● 秋月300円液晶シリーズ第1弾。秋月300円液晶シリーズ第2弾→sm2999516 第3弾→sm3806028 第4弾→sm6008956 うp主の投稿動画一覧→myvideo/6237327● C73で展示を行ったオリジナル3Dシステム「PROCYON」のダイジェストです。自作ゲームコンソールを目標に作りました。GPU,PCM音源は独自設計。CPUはALTERAのIPコア(NiosII)を使用。FPGA使用率は95%、駆動クロックは89.49MHz。● 製作費は1chipMSX含めて3～4万ぐらい? ただ、ツールとIPコアのライセンス代で15万ほどかかってます(ここまで変態的なことをやらなければ無償版で十分)● 描画ライブラリも基本独自設計ですが、PSの標準ライブラリは参考にしてます。3Dエンジンの解説はさすがに※ではちょっと無理(時間的な理由で)● 高画質版をうｐしました→sm89
IBUFGとBUFGの違い - なひたふJTAG日記
IBUFGというコンポーネントがあるが、IBUFGとBUFGは全く別物で、IBUFGの出力はBUFGの出力(グローバルクロック)にはならないようだ。 つまり、 IBUFG≠IBUF＋BUFG である。 少なくとも、Spartan2とSpartan3とVirtex2Proではそうなった。 なぜこんなことが気になったかというと、CoregenでDCMを合成すると、CLKIN_IBUFG_OUTとCLK0_OUTという同じ周波数の2つの出力が作られる。 ここで、CLK0_OUTを使っていればよかったのだが、CLKIN_IBUFG_OUTを使ってしまった。 そして次の図のような回路を組んだときに、下側の青いクロックで組んだ回路のスキューが非常に大きく、ハマったからである。(ハマりの詳細については前回と前々回を参照) このとき、FPGA内で使用されるグローバルクロックは、上の図の赤い線の部分の２つの
Xilinx、世界初65nmプロセスのFPGA「Virtex-5」を発表
5月16日 発表 ザイリンクス株式会社は16日、世界初となる65nmプロセスのFPGA「Virtex-5」シリーズを発表した。 FPGAとは、Field Programmable Gate Allayの略で、DSP(デジタル化)やデジタル処理、データの伝送などを行なうプログラマブルな半導体回路。主な用途としては、ネットワーク/通信のインフラ機器や、産業機器、医療機器で、そのほか自動車やポータブル機器での利用が見込まれている。ASIC(Application Specific Integrated Circuit)とは異なり、特定の用途向けではなく、プログラムによるカスタマイズが可能でさまざまな分野で利用できることが特徴。 Virtex-5搭載製品は、VmetroがPMC/PCI接続の開発キットの発売を表明している。Virtex-5では、Virtex-5 LX/LXT/SXT/FXTの4シリ
DRC、Opteronソケットに実装するFPGAコプロセッサ
5月2日(現地時間)発表 米DRCは2日(現地時間)、Opteron用のSocket 940に直接実装するコプロセッサ「DRC100」シリーズを製品化し、米Crayのスーパーコンピュータに採用されたと発表した。 DRC100シリーズは、Socket 940に実装するコプロセッサ。XilinxのFPGA(Field Programmable Gate Aray)「Virtex4」を使用し、半導体回路を再構成できるため、さまざまな用途に応用できる。 FPGAは専用LSIよりも低速だが、DRC100シリーズでは、HyperTransportを利用することで、CPUおよびメモリと高速に通信でき、HPC(High Performance Computing)に求められる特定処理や大規模演算に対応できるという。 2Way以上のOpteron用マザーボードに対応し、Opteron＋DRC100といった組
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
サービス終了のお知らせ
GitHub - osafune/peridot: 'PERIDOT' - Simple & Compact FPGA board
Xilinx、Extensible Processing Platform「ZYNQ」を発表
Xilinx、28nm世代製品にARM Cortex-A9 MPコアを搭載
【イベントレポート】 【ET2009レポート】XilinxとARM、合同記者発表会を開催
ザイリンクスがサポートした中国の西安交通大学が「ABU アジア・太平洋ロボットコンテスト 2008」で 2 連覇を達成