先進2次元実装の3構造、TSMCがここでも存在感
前回は、先進2次元実装と、3次元実装について簡単に整理した。今回は先進2次元実装に焦点を当てて、技術的なポイントを見ていく。 先進2次元実装の3つの構造 先進2次元実装は大きく3つの構造に分けられる。「シリコンインターポーザー型」、「有機インターポーザー型」、「シリコンブリッジ型」だ（図1）。 シリコンインターポーザー型は、その名の通りシリコンの基板に配線を施し、この上にチップを実装するもの。半導体のウエハーの配線工程のみを使ってチップ間の配線を形成する。本来、チップ内部のトランジスタの配線を形成するためのプロセスを使うため、配線幅および配線間隔（L/S）が1µm以下の微細な加工が可能だ。ただし、高価なシリコンのウエハーから大面積のインターポーザーを切り出すため、ウエハー当たりの取れ高が少なく、コストが高い。 有機インターポーザー型は、シリコン基板ではなく、有機基板の上にチップを実装するも
TSMCの高性能・高密度パッケージング技術「CoWoS」（前編）
TSMCの高性能・高密度パッケージング技術「CoWoS」（前編）：福田昭のデバイス通信（106） TSMCが解説する最先端パッケージング技術（5）（1/2 ページ） 今回から前後編に分けて「CoWoS（Chip on Wafer on Substrate）」を解説する。CoWoSの最大の特長はシリコンインターポーザを導入したことだが、では、なぜシリコンインターポーザが優れているのだろうか。シリコンインターポーザに至るまでの課題と併せて説明する。 シリコンインターポーザを必要としたHPC向けパッケージ 2016年12月に開催された国際学会IEDMのショートコース講演（技術解説講演）から、「システム集積化に向けた最先端パッケージング技術（Advanced Packaging Technologies for System Integration）」と題する講演の概要をシリーズでご紹介している。
NVIDIAのGPU不足は今後も続く ボトルネックはHBMとTSMCの中工程か
2022年11月にOpen AIがChatGPTを公開して以降、生成AI（人工知能）が爆発的に世界に普及している。その生成AIは、NVIDIAのGPUなどのAI半導体を搭載したAIサーバ上で動作する。 しかし、昨年2023年12月14日に行われた台湾の調査会社TrendForceの予測によれば、AIサーバの出荷台数は思ったほど伸びない。AIサーバが、全てのサーバの出荷台数に占める割合は、2022年に6％、2023年に9％、2024年に13％、2025年に14％、2026年に16％にとどまる予測となっている（図1）。 図1 サーバの出荷台数、AIサーバの割合および、AIチップ用ウエハーの割合［クリックで拡大］ 出所：Joanna Chiao（TrendForce）、「TSMCの世界戦略と2024年半導体ファウンドリ市場の展望」（TreendForce産業フォーカス情報、2023年12月14日
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
